📚 课程目录第2章 Cortex-M内核编程模型

2. Cortex-M内核编程模型：寄存器组与操作模式

寄存器，说白了就是CPU内部的高速暂存器。你写的C代码，最终都要靠它们来干活。Cortex-M内核的寄存器设计得相当规整，我个人觉得比老式ARM7好理解多了。

咱们先看一张总览图，把整个编程模型的骨架搭起来。

这16个寄存器是干活的主力。我习惯把它们分成三组来看：

所有Thumb指令都能直接访问它们。说白了，这是最常用的8个寄存器，编译器会把局部变量、临时结果往这里塞。你在调试器里看汇编代码，频繁出现的R0、R1就是它们。

部分Thumb指令不能直接操作它们，需要先MOV到低组。嗯，这里要注意，写内联汇编时容易踩坑——我见过有人直接在R8上做加法，结果编译器报错。

这个寄存器有点特殊。物理上存在两个SP：

指针	全称	默认使用场景
MSP	主堆栈指针	复位后默认使用，Handler Mode强制使用
PSP	进程堆栈指针	Thread Mode下可选，常用于RTOS任务栈

我的经验：做裸机开发时，我一直用MSP。但上了RTOS后，PSP就派上大用场了——每个任务有自己的栈，通过PSP切换，互不干扰。我曾经调试过一个任务栈溢出问题，就是靠观察PSP的值变化定位的。

函数调用时，硬件自动把返回地址存到LR里。但要注意，异常发生时LR会被赋予一个特殊值——EXC_RETURN，用来指示返回后的模式、栈选择等信息。

避坑指南：我曾经在中断服务函数里调用了另一个函数，结果LR被覆盖，返回时直接跑飞。解决办法：要么在中断里避免嵌套调用，要么手动保存LR。

指向当前正在执行的指令地址。Cortex-M的PC有个特点：读PC时返回的值是当前指令地址+4（流水线效应），写PC则触发跳转。调试时看PC值，能快速定位程序卡在哪。

这些寄存器不直接参与数据运算，但控制着内核的行为。我刚开始学的时候觉得它们很抽象，后来调试中断相关问题时，才发现它们有多重要。

只有第0位有效。置1时，屏蔽所有可屏蔽中断（NMI和硬fault除外）。

// 关闭所有中断（除了NMI和硬fault）
__disable_irq();   // 等价于设置PRIMASK=1
// 临界区代码...
__enable_irq();    // 清除PRIMASK

比PRIMASK更狠。置1时，连硬fault都被屏蔽了（除了NMI）。

警告：我建议非必要别碰FAULTMASK。曾经有个同事在调试时用它屏蔽了所有异常，结果系统死锁了连调试器都连不上——因为硬fault也被关了，内核彻底哑巴。

这个寄存器很实用。它设置一个优先级阈值，只有优先级高于这个值的中断才能响应。

// 屏蔽优先级低于等于2的中断
__set_BASEPRI(2 << 4);  // Cortex-M用高4位表示优先级

为什么说它实用？你想想看，有时候你只想关掉低优先级中断，但不想动高优先级的实时响应。PRIMASK一刀切太粗暴，BASEPRI就优雅多了。

这个寄存器控制两个关键选择：

它其实是三个寄存器的组合体：

组成部分	位域	作用
APSR	[31:27]	算术标志：N(负)、Z(零)、C(进位)、V(溢出)、Q(饱和)
IPSR	[8:0]	当前异常编号（0=无异常，非0=正在处理的异常号）
EPSR	[26:25],[15:10]	执行状态：T位(Thumb状态)、ICI/IT位(中断连续/IF-THEN)

  调试小技巧：看IPSR的值就能知道当前是不是在中断里，以及是哪个中断。我调试一个ADC采集丢数据的问题时，就是靠IPSR发现中断嵌套层级不对，导致采样时序乱了。

Cortex-M只有两种模式，简单明了：

这两种模式的区别，我总结成一张表：

我的习惯：做裸机开发时，我全程用Thread Mode + MSP，简单直接。上RTOS后，我会把CONTROL的第0位置1，让任务跑在PSP上，中断处理用MSP——这样任务栈溢出不会污染中断栈，安全性高很多。

为什么会设计两种模式？你想想看，中断处理需要高可靠性，如果中断里还能被其他代码干扰栈指针，那系统就乱套了。Handler Mode强制使用MSP，就是为了保证异常处理时栈的确定性。

嗯，到这里编程模型的核心内容就讲完了。记住一句话：寄存器是CPU的双手，模式是CPU的规则。搞懂了这些，后面看中断响应、任务切换这些机制，就会觉得顺理成章。