1. 课程导学与RISC-V概览
各位同学好，欢迎来到《RISC-V五级流水线处理器设计与功能仿真实战》。我是你们这门课的主讲，做了十几年数字芯片设计，从ARM、MIPS一路做到RISC-V。说实话，RISC-V是我见过最「干净」的指令集架构。
这一章我们先不急着写代码。先把地图摊开，看看我们要去哪、怎么走、路上会带什么工具。我个人习惯是：动手之前，先把全局脉络理清楚。
1.1 课程目标：你能带走什么？
这门课不是讲理论，是让你亲手造一个能跑起来的RISC-V处理器。五级流水线，从取指到写回，每个阶段都要用Verilog写出来，然后用仿真验证它真的能跑指令。
课程核心产出：
- 一个完整的RISC-V RV32I五级流水线处理器RTL代码
- 一套可自测的功能仿真Testbench
- 对流水线冒险、转发、分支预测的实战理解
你想想看，当你能看着仿真波形里一条条指令流过流水线，那种感觉——嗯，跟第一次点亮LED完全不是一个量级。
1.2 学习路径：我们怎么走？
我把30章内容分成了四个阶段。下面这张图就是我们的行军路线：
我的建议：不要跳着看。单周期是流水线的基础，我见过太多人直接跳流水线，结果连数据冒险都搞不清楚。一步一步来，稳一点。
1.3 RISC-V指令集架构简介
RISC-V为什么值得学？说白了，它是个「模块化」的指令集。不像ARM那样动辄上千页的架构手册，RISC-V的核心指令集（RV32I）只有不到50条指令。
| 特性 | RISC-V | ARM (Cortex-M) | MIPS |
|---|---|---|---|
| 指令数量（基础集） | ~50条 | ~150条 | ~80条 |
| 指令长度 | 固定32位（基础） | 可变（16/32位） | 固定32位 |
| 寄存器数量 | 32个 | 16个 | 32个 |
| 寻址模式 | 简单，仅6种 | 复杂，10+种 | 简单，5种 |
| 扩展性 | 模块化扩展 | 版本升级 | 固定 |
| 专利/授权 | 开源免费 | 商业授权 | 商业授权 |
我们这门课用的是RV32I——32位基础整数指令集。它包含了算术运算、逻辑运算、移位、比较、分支跳转、访存等所有基本操作。你想想看，一个CPU能跑这些指令，就已经可以执行任意程序了。
RV32I指令分类（共6类）：
- R-type：寄存器-寄存器运算（add, sub, and, or, slt...）
- I-type：立即数运算与访存（addi, lw, jalr...）
- S-type：存储指令（sw, sb...）
- B-type：条件分支（beq, bne, blt...）
- U-type：高位立即数（lui, auipc）
- J-type：无条件跳转（jal）
我记得刚开始学RISC-V时，最让我惊讶的是它的编码格式——所有指令的opcode和funct3/funct7字段都在固定位置。这意味着译码器可以做得非常简洁。相比之下，x86的译码器……嗯，不提也罢。
1.4 开源生态与工具链概览
RISC-V最大的优势之一，就是它的开源生态。你不用花一分钱买许可证，就能拿到完整的工具链。
我们这门课会用到的核心工具：
| 工具 | 用途 | 备注 |
|---|---|---|
| GCC (riscv32-unknown-elf-gcc) | C程序编译为RISC-V机器码 | 用于生成测试程序 |
| Spike / QEMU | RISC-V指令集模拟器 | 验证指令正确性 |
| Verilator / Icarus Verilog | Verilog仿真器 | 运行RTL仿真 |
| GTKWave | 波形查看器 | 调试流水线行为 |
| Makefile | 自动化编译与仿真 | 提高效率 |
避坑指南：我曾经在工具链版本上吃过亏。不同版本的GCC生成的机器码格式有细微差异，可能导致你的仿真结果对不上。建议统一使用2023年之后的稳定版本，或者直接用我提供的Docker镜像。
安装步骤其实很简单，我习惯用包管理器直接装：
# Ubuntu/Debian
sudo apt-get install gcc-riscv64-unknown-elf
sudo apt-get install verilator gtkwave
# macOS (Homebrew)
brew install riscv-gnu-toolchain
brew install verilator gtkwave如果你不想折腾环境，也可以用我准备好的Docker镜像，一条命令拉起所有工具：
docker pull riscv-course/toolchain:latest
docker run -it --rm -v $(pwd):/workspace riscv-course/toolchain注意：Windows用户建议使用WSL2（Windows Subsystem for Linux 2），原生Windows下的工具链支持不太完善。我试过在Cygwin下跑Verilator，编译速度慢得让人抓狂。
1.5 本章小结
这一章我们做了三件事：
- 明确了课程目标——造一个能跑的五级流水线RISC-V处理器
- 规划了学习路径——四个阶段，从基础到流水线再到验证
- 认识了RISC-V指令集和工具链——RV32I只有6类指令，工具链全是开源的
下一章开始，我们就要动手了。先把工具链装好，然后我会带你写第一个RISC-V汇编程序，看看它到底是怎么在CPU里跑起来的。
准备好了吗？我们开始吧。