VIP10
本课程属于：082-FPGA　RISC-V软核实现与定制 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V软核定制与流水线设计调试实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
RISC-V前世今生
指令集架构简史 · RISC-V设计哲学 · 开源生态概览
RISC-V前世今生
02
开发环境搭建
Verilator仿真器 · GTKWave波形查看 · RISC-V GCC工具链
开发环境搭建Verilator
03
处理器微架构入门
从单周期到流水线 · 数据通路与控制通路 · 时钟与复位设计
处理器微架构入门从单周期到流水线
04
RV32I基础指令集
R-Type · I-Type · S-Type
RV32I基础指令集
05
取指阶段设计
PC生成逻辑 · 指令存储器接口 · 分支预测基础（静态预测）
取指阶段设计PC
06
译码阶段设计
指令译码逻辑 · 立即数生成器 · 寄存器文件读写
译码阶段设计指令译码逻辑
07
执行阶段设计
ALU算术逻辑单元 · 比较器 · 移位器
执行阶段设计ALU
08
访存阶段设计
数据存储器接口 · 加载与存储指令实现 · 非对齐访问处理
访存阶段设计数据存储器接口
09
写回阶段设计
写回选择逻辑 · 寄存器文件写端口控制
写回阶段设计写回选择逻辑
10
流水线数据冒险
RAW · WAR · WAW冒险分析
流水线数据冒险RAW
11
流水线控制冒险
分支冒险 · 跳转冒险 · 预测错误恢复机制
流水线控制冒险分支冒险
12
结构冒险与解决
存储器端口冲突 · 寄存器文件端口冲突 · 哈佛架构与冯诺依曼架构
结构冒险解决
13
流水线控制单元设计
冒险检测单元 · 流水线停顿（Stall） · 冲刷（Flush）逻辑
流水线控制单元设…冒险检测单元
14
分支预测器实现
静态预测 · 2位饱和计数器 · BTB（分支目标缓冲器）设计
分支预测器实现静态预测
15
异常与中断处理
异常类型（环境调用 · 非法指令等） · 中断请求
异常断处理
16
M模式与U模式切换
机器模式与用户模式 · 物理内存保护（PMP） · mret/sret指令
M模式U模式切换
17
总线接口设计
AXI4-Lite协议简介 · 总线桥接 · 多主设备仲裁
总线接口设计AXI4-Lite
18
指令缓存设计
直接映射缓存 · 组相联缓存 · 缓存替换策略（LRU）
指令缓存设计直接映射缓存
19
数据缓存设计
写直达与写回策略 · 写缓冲 · 缓存一致性基础
数据缓存设计写直达
20
乘除法扩展（M扩展）
乘法器实现（Booth编码 · Wallace树） · 除法器实现（恢复/非恢复算法）
乘除法扩展M扩展
21
原子操作扩展（A扩展）
LR/SC指令 · AMO原子内存操作 · 锁实现
原子操作扩展A扩展
22
单精度浮点扩展（F扩展）
浮点加法/乘法/除法 · 舍入模式 · 异常标志
单精度浮点扩展F扩展
23
压缩指令扩展（C扩展）
16位指令格式 · 与32位指令混编 · 代码密度优化
压缩指令扩展C扩展
24
多周期指令支持
除法 · 乘法 · CSR访问等长延迟指令的流水线集成
多周期指令支持除法
25
性能计数器与调试
mcycle/minstret计数器 · 硬件断点 · 单步调试
性能计数器调试
26
FPGA原型验证
Vivado/Vitis流程 · 时钟约束 · 资源利用率优化
FPGA原型验证
27
综合与时序分析
Design Compiler综合 · 时序约束 · 关键路径优化
综合时序分析
28
功耗优化技术
时钟门控 · 操作数隔离 · 动态电压频率缩放基础
功耗优化技术时钟门控
29
RISC-V向量扩展（V扩展）入门
向量寄存器 · 向量指令 · 向量化编程模型
RISC-V向量扩展
30
SoC集成实战
AHB/AXI总线矩阵 · 外设（UART/SPI/GPIO）集… · 启动流程与Bootloader
SoC集成实战