首页
›
嵌入式基础与RISC-V
›
082-FPGA RISC-V软核实现与定制
›
《RISC-V指令集扩展与SoC集成调试实战》
VIP10
本课程属于：082-FPGA RISC-V软核实现与定制
嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
RISC-V指令集扩展与SoC集成调试实战
共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
RISC-V前世今生
从伯克利起源到全球生态 · 为什么RISC-V能成功？指令集架构…
RISC-V
前世今生
02
RISC-V基础指令集（RV32I）
整数运算指令 · 逻辑指令 · 移位指令
RISC-V
RV32I
03
RISC-V特权架构
机器模式 · 监督模式 · 用户模式
RISC-V
特权架构
04
RISC-V指令集扩展机制
自定义指令空间 · 标准扩展（M/A/F/D/C） · 非标准扩展的兼容性考量
RISC-V
指令集扩展机制
05
RISC-V工具链搭建
GCC交叉编译器 · Binutils · Newlib/glibc
RISC-V
工具链搭建
06
RISC-V汇编编程实战
函数调用约定 · 栈帧管理 · 内联汇编
RISC-V
汇编编程实战
07
RISC-V链接脚本与内存布局
链接脚本语法 · 内存映射 · 段定义
RISC-V
链接脚本
08
自定义指令编码与解码
指令格式分析 · 编码空间分配 · 解码逻辑设计
自定义指令编码
解码
09
自定义指令的编译器支持
GCC后端修改 · 汇编器支持 · intrinsics 函数实现
自定义指令的编译…
GCC
10
自定义指令的模拟器实现
Spike模拟器架构 · 指令添加流程 · 功能仿真验证
自定义指令的模拟…
Spike
11
RISC-V SoC架构设计
总线协议（TileLink/AXI） · 互联结构 · 地址映射
RISC-V
SoC
12
RISC-V处理器核集成
Core IP选择 · 接口时序适配 · 时钟复位方案
RISC-V
处理器核集成
13
SoC内存子系统设计
Cache架构 · TCM紧耦合内存 · MMU/TLB
SoC
内存子系统设计
14
SoC外设集成实战
UART · SPI · I2C
SoC
外设集成实战
15
SoC中断控制器设计
PLIC平台级中断控制器 · CLINT核心本地中断器 · 中断优先级与向量化
SoC
断控制器设计
16
SoC调试子系统
JTAG接口 · RISC-V Debug Modul… · Trigger Module
SoC
调试子系统
17
SoC启动流程与BootROM
多级启动链 · BootROM代码编写 · FEL模式
SoC
BootROM
18
SoC时钟与复位管理
时钟生成（PLL） · 时钟门控 · 复位树设计
SoC
时钟
19
SoC电源管理
电源域划分 · DVFS动态调压调频 · 电源门控
SoC
电源管理
20
SoC安全架构
物理内存保护（PMP） · 加密引擎集成 · 信任根
SoC
安全架构
21
RISC-V仿真验证环境
Verilator/Questa仿真 · UVM验证框架 · 指令级随机测试
RISC-V
仿真验证环境
22
RISC-V FPGA原型验证
FPGA选型 · 综合策略 · 时序收敛
RISC-V
FPGA
23
SoC裸机调试实战
GDB调试 · OpenOCD配置 · JTAG调试器使用
SoC
裸机调试实战
24
SoC Linux内核移植
设备树编写 · 内核配置 · 驱动开发
SoC
Linux
25
SoC性能分析与优化
CoreMark/Dhrystone… · 性能计数器 · 流水线优化
SoC
性能分析
26
RISC-V向量扩展（RVV）
向量寄存器 · 向量指令集 · 向量化编译
RISC-V
RVV
27
RISC-V AI加速器集成
矩阵乘法指令 · 量化推理 · NPU接口
RISC-V
AI
28
RISC-V多核与一致性
多核启动 · Cache一致性协议（MOESI） · 原子操作
RISC-V
多核
29
RISC-V虚拟化扩展
H扩展 · 二级地址翻译 · 虚拟机监控器
RISC-V
虚拟化扩展
30
RISC-V芯片量产与测试
ATE测试向量生成 · 良率分析 · ECC/冗余修复
RISC-V
芯片量产
所属VIP或分类
同VIP：FPGA-RISC-V软核仿真验证与调试实战
同VIP：FPGA-RISC-V软核实现与定制-Verilog流工程
同VIP：FPGA-RISC-V软核实现与定制-数字电路处理器设工程