首页
›
嵌入式基础与RISC-V
›
082-FPGA RISC-V软核实现与定制
›
《FPGA RISC-V软核实现项目实战》
VIP10
本课程属于:082-FPGA RISC-V软核实现与定制
嵌入式基础与RISC-V · 共 10 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
FPGA RISC-V软核实现项目实战
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导论与开发环境搭建
RISC-V架构概述 · FPGA开发板选型(如Xilinx… · Vivado开发环境安装与配置
课程导论
开发环境搭建
02
RISC-V指令集架构基础
RV32I基础整数指令集详解 · 指令格式(R型 · I型
RISC-V
指令集架构基础
03
处理器微架构设计入门
经典5级流水线(取指 · 译码 · 执行
处理器微架构设计…
经典5级流水线
04
取指阶段设计(IF)
PC寄存器实现 · 指令存储器(IMEM)接口设计 · 取指地址生成逻辑
IF
取指阶段设计
05
译码阶段设计(ID)
指令译码器实现 · 立即数生成器设计 · 寄存器堆(Register File…
ID
译码阶段设计
06
执行阶段设计(EX)
ALU算术逻辑单元设计 · 加法器/减法器/移位器实现 · 比较器设计
EX
执行阶段设计
07
访存阶段设计(MEM)
数据存储器(DMEM)接口设计 · 加载(Load)与存储(Store)… · 字节/半字/字访问控制
MEM
访存阶段设计
08
写回阶段设计(WB)
写回选择逻辑 · 寄存器写使能控制 · 数据冒险的解决策略(插入气泡与转发)
WB
写回阶段设计
09
流水线冒险与解决(上)
结构冒险分析与解决 · 数据冒险的详细分类(RAW · WAR
流水线冒险
解决
10
流水线冒险与解决(下)
控制冒险(分支冒险)分析 · 静态分支预测 · 动态分支预测(BTB)
流水线冒险
解决
11
完整流水线CPU集成
将5级流水线各模块连接 · 顶层模块设计 · 系统时钟与复位逻辑
CPU
完整流水线
12
RISC-V特权架构与CSR
机器模式(M-mode)介绍 · 控制状态寄存器(CSR)访问指令(C… · CSRRS
RISC-V
CSR
13
中断与异常处理
异常分类(同步异常与异步中断) · 异常处理流程 · 异常向量表设计
异常处理
异常分类
14
总线接口与SoC集成
AXI4-Lite总线协议基础 · 将CPU封装为AXI4-Lite从设… · 与Vivado Block Desi…
SoC
总线接口
15
外设驱动开发(GPIO)
GPIO控制器设计 · 内存映射I/O(MMIO)原理 · LED闪烁实验
GPIO
外设驱动开发
16
外设驱动开发(UART)
UART协议基础 · 波特率发生器设计 · UART发送器(TX)与接收器(RX…
UART
外设驱动开发
17
外设驱动开发(SPI)
SPI协议基础(模式0-3) · SPI主控制器设计 · 驱动SPI Flash读取ID
SPI
外设驱动开发
18
外设驱动开发(I2C)
I2C协议基础(起始/停止条件 · ACK/NACK) · I2C主控制器设计
I2C
外设驱动开发
19
定时器与PWM
系统定时器(mtime/mtimec… · PWM波形生成原理 · 呼吸灯实验
PWM
定时器
20
内存管理单元(MMU)基础
虚拟内存概念 · 页表(Page Table)结构 · 地址转换流程
MMU
内存管理单元
21
指令缓存(I-Cache)设计
Cache基本原理(直接映射 · 组相联) · Cache替换策略(LRU)
I-Cache
指令缓存
22
数据缓存(D-Cache)设计
写策略(写直达 · 写回) · 写缓冲(Write Buffer)设…
D-Cache
数据缓存
23
多核与一致性基础
多核RISC-V架构概述 · 缓存一致性协议(MESI)简介 · 原子指令(LR/SC)实现
多核
一致性基础
24
性能分析与优化
CPI(每指令周期数)分析 · 流水线停顿统计 · 使用Vivado逻辑分析仪(ILA)…
性能分析
优化
25
软件工具链搭建
RISC-V GCC交叉编译器编译与… · Newlib嵌入式C库移植 · Makefile构建系统编写
软件工具链搭建
RISC-V
26
启动流程与Bootloader
RISC-V复位地址与启动流程 · Bootloader设计(从SPI… · 链接脚本(Linker Script…
Bootloader
启动流程
27
裸机编程与运行时环境
中断向量表重定向 · 栈指针初始化 · BSS段清零
裸机编程
运行时环境
28
FreeRTOS移植(上)
FreeRTOS源码结构 · RISC-V架构相关层(portab… · 任务上下文切换实现
FreeRTOS
移植
29
FreeRTOS移植(下)
系统时钟节拍(Tick)中断实现 · 任务调度器启动 · 多任务并发运行验证
FreeRTOS
移植
30
项目总结与综合实战
系统集成与上板验证 · 性能测试(CoreMark跑分) · 常见问题排查与调试技巧
项目总结
综合实战
所属VIP或分类
同VIP:FPGA-RISC-V软核仿真验证与调试实战
同VIP:FPGA-RISC-V软核实现与定制-Verilog流工程
同VIP:FPGA-RISC-V软核实现与定制-数字电路处理器设工程