VIP10
本课程属于：082-FPGA　RISC-V软核实现与定制 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA时序约束与RISC-V软核优化实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论与开发环境搭建
FPGA时序约束概述 · RISC-V软核简介 · Vivado/Vitis开发环境搭建
课程导论开发环境搭建
02
时序分析基础理论
建立时间与保持时间 · 时钟偏斜与抖动 · 时序路径分类（输入
时序分析基础理论建立时间
03
Vivado时序约束基础
create_clock · set_input_delay · set_output_delay
Vivado时序约束基础
04
时钟约束实战
单时钟域约束 · 多时钟域约束 · 生成时钟约束
时钟约束实战单时钟域约束
05
输入输出延迟约束
系统同步与源同步接口 · set_input_delay/se… · 实战案例分析
输入输出延迟约束系统同步
06
时序例外约束
set_false_path · set_multicycle_pat… · set_max_delay/set_…
时序例外约束set
07
时序报告解读
Vivado时序报告结构 · 关键路径分析 · WNS/TNS/WHS/THS指标解…
时序报告解读Vivado
08
RISC-V软核架构解析
经典五级流水线结构 · 取指/译码/执行/访存/写回阶段详解 · 哈佛架构与冯诺依曼架构对比
RISC-V软核架构解析
09
RISC-V指令集与微架构
RV32I基础指令集 · 指令编码格式 · 控制通路与数据通路设计
RISC-V指令集
10
RISC-V软核的时序瓶颈分析
关键路径定位 · 流水线深度与频率的关系 · 寄存器堆与ALU的时序优化
RISC-V软核的时序瓶颈分…
11
流水线优化技术
流水线重定时 · 寄存器平衡 · 关键路径复制
流水线优化技术流水线重定时
12
存储子系统优化
指令缓存与数据缓存设计 · Cache命中率与时序权衡 · BRAM与分布式RAM选择策略
存储子系统优化指令缓存
13
时钟域交叉与同步
多时钟域RISC-V设计 · 异步FIFO设计 · 握手协议与同步器设计
时钟域交叉同步
14
综合与实现策略
Vivado综合策略（Global/… · 物理综合 · 重定时综合
综合实现策略
15
增量编译与设计迭代
增量综合与增量布局布线 · ECO流程 · 时序收敛的快速迭代方法
增量编译设计迭代
16
时序约束脚本化
Tcl脚本管理时序约束 · 自动化约束生成 · 版本控制与团队协作
时序约束脚本化Tcl
17
静态时序分析进阶
OCV分析 · CRPR/CPPR · AOCV与SOCV
静态时序分析进阶OCV
18
功耗与时序的权衡
动态功耗与静态功耗 · 时钟门控技术 · 电压缩放对时序的影响
功耗时序的权衡
19
RISC-V性能基准测试
CoreMark与Dhrystone… · 性能计数器设计 · 性能瓶颈定位
RISC-V性能基准测试
20
RISC-V软核的FPGA实现优化
LUT/FF利用率优化 · DSP48块的使用 · 专用布线资源利用
RISC-VFPGA
21
时序约束与RISC-V软核的联合调试
Vivado Logic Analy… · 时序违规的硬件调试 · 波形分析与约束调整
RISC-V时序约束
22
多核RISC-V系统的时序挑战
一致性协议 · 互连网络 · 共享资源仲裁的时序约束
RISC-V多核
23
RISC-V向量扩展的时序优化
向量单元设计 · 数据并行与流水线 · 向量寄存器堆的时序挑战
RISC-V向量扩展的时序优…
24
高级综合（HLS）与RISC-V加速
HLS生成硬件加速器 · AXI接口时序约束 · 软硬件协同优化
HLSRISC-V
25
FPGA时序收敛的黄金法则
十大时序收敛技巧 · 常见陷阱与解决方案 · 设计评审清单
FPGA时序收敛的黄金法…
26
RISC-V软核的物理设计
Floorplanning · Pblock约束 · 区域约束与布局优化
RISC-V软核的物理设计
27
时序约束的验证与签核
形式化验证 · 时序仿真 · 后仿真与门级仿真
时序约束的验证签核
28
RISC-V软核的调试与验证
JTAG调试 · OpenOCD与GDB · 硬件断点与触发条件
RISC-V软核的调试
29
实战项目
基于RISC-V的SoC设计 · 外设集成 · 系统级时序约束与收敛
实战项目RISC-V
30
课程总结与未来展望
RISC-V生态发展 · 先进工艺下的时序挑战 · AI驱动的EDA工具趋势
课程总结未来展望