4、静电放电（ESD）防护设计：ESD模型、防护器件选型、PCB布局布线要点

静电放电，圈里人常说的ESD，是嵌入式系统最头疼的“隐形杀手”。你想想看，一个干燥的冬天，你手刚碰到USB接口，系统就重启了——这就是典型的ESD事件。我做了十几年硬件，见过太多因为ESD防护没做好，导致产品在客户现场反复出问题的案例。今天咱们就把这事彻底聊透。

4.1 三个必须搞懂的ESD模型

ESD不是一种单一的现象。不同的放电场景，对电路的伤害路径完全不同。我个人习惯把ESD模型分成三类来理解：

模型	来源	典型能量	伤害特点
HBM（人体放电模型）	人体接触	~100nJ - 500nJ	高电压、短脉冲，易击穿栅氧化层
MM（机器放电模型）	金属工具/设备	~1μJ - 10μJ	低阻抗、大电流，易造成金属熔融
CDM（充电器件模型）	器件自身带电后对地放电	~10nJ - 100nJ	极快上升沿（<1ns），易触发闩锁效应

嗯，这里要注意。很多工程师只关注HBM，觉得过了±8kV接触放电就万事大吉。但我在项目中遇到过，某款产品HBM测试全过，结果在产线上因为机器臂的金属夹具放电，批量烧了IO口。后来一查，是MM模型没考虑进去。所以，三种模型都要在你的防护设计里留出余量。

4.2 防护器件选型：别只看“耐压”

选ESD防护器件，说白了就是给高速信号找个“泄洪通道”。但选错了，比不选还糟糕。我见过有人给USB 2.0数据线并了个1.5KE系列TVS管，结果信号眼图全塌了。

我个人选型时，会按这个顺序来评估：

1. 钳位电压（Vc）：必须低于被保护芯片的绝对最大额定值。比如芯片IO耐压5.5V，那Vc最好控制在5V以内。
2. 结电容（Cj）：这是高速信号的命门。USB 2.0要求Cj < 5pF；HDMI 1.4要求Cj < 0.5pF。电容大了，信号边沿就变缓了。
3. 响应时间（tR）：对付CDM模型，TVS管的响应时间必须小于1ns。压敏电阻虽然便宜，但响应慢，不适合高速接口。
4. IPP峰值脉冲电流：根据IEC 61000-4-2标准，±8kV接触放电对应的IPP大约在30A左右。留50%的降额设计比较稳妥。

4.3 PCB布局布线：ESD防护的“最后一公里”

器件选对了，布局布线一塌糊涂，ESD照样打进去。我经常跟团队说：ESD防护，90%靠布局，10%靠器件。下面这几个要点，是我这些年踩坑踩出来的。

4.3.1 防护器件要“贴着”接口放

TVS管到连接器的走线，长度不要超过5mm。为什么？因为ESD脉冲的上升沿极快，走线长了会产生寄生电感，导致TVS管还没完全导通，高压已经窜到芯片了。我见过最夸张的案例，TVS管放在距离USB座子3cm远的地方，结果±4kV就打坏了主控。

4.3.2 先防护，后滤波

正确的顺序是：连接器 → TVS管 → 共模扼流圈/滤波电容 → 芯片。ESD必须先被TVS管钳位，再让共模扼流圈处理残余的共模噪声。顺序反了，共模扼流圈的匝间电容会把ESD能量直接耦合到芯片侧。

4.3.3 接地要“短而粗”

TVS管的接地过孔，必须直接打到主地平面，不能通过细走线绕一圈。我建议在TVS管旁边打至少2个过孔，过孔直径0.3mm以上。接地路径的寄生电感越小，ESD泄放越快。

4.3.4 差分信号要等长、等距

对于USB、HDMI这类差分对，TVS管的布局必须对称。如果一对差分线上，一根走线比另一根长2mm，ESD到来时，两根线上的共模转差模噪声就会不平衡，轻则丢包，重则芯片锁死。

4.4 ESD防护设计流程总览

下面这张图，是我自己总结的ESD防护设计流程。每次做新项目，我都会对着它过一遍。

4.5 实战中的几个“反直觉”经验

最后分享几个我实际项目中遇到的“反直觉”情况，希望能帮你少走弯路。

• 金属外壳接地比不接地更危险？ 是的，如果金属外壳只接了信号地，没有接大地，ESD打上去后，外壳电位会瞬间抬升，通过内部电容耦合到电路板。正确的做法是：金属外壳通过1MΩ电阻+1000pF电容并联接到大地，既泄放静电，又隔离直流。
• TVS管不是越大越好。大功率TVS管结电容也大，会严重劣化高速信号。对于高速接口，宁可选用低电容TVS阵列，也不要为了“保险”选大功率器件。
• PCB的“地皮”比“器件”更重要。我做过对比实验：同样的TVS管，放在完整地平面上的板子，ESD耐受度比地平面被分割的板子高出至少4kV。所以，优先保证接口区域的地平面完整性。