4. 电源滤波实战：DC-DC输入输出滤波、LDO前级滤波、电源平面去耦电容布局
电源滤波，说白了就是给芯片和电路一个干净的“口粮”。
我见过太多板子，功能逻辑完全正确，一上电就各种重启、死机、通信出错。查到最后，十有八九是电源纹波惹的祸。你想想看，数字电路对电源的容忍度其实没那么高，尤其是现在这些高速芯片，内核电压才1.1V，纹波稍微大一点，逻辑就翻车了。
这一章，咱们就聊聊DC-DC、LDO和电源平面去耦的实战部署。我不讲那些虚的，全是实际项目里踩过的坑和填坑的方法。
4.1 DC-DC输入输出滤波：别让开关噪声变成干扰源
DC-DC转换器效率高，但它是个开关器件。开关动作会产生高频噪声，这些噪声如果不处理好，会顺着输入输出线缆辐射出去，或者耦合到其他敏感电路上。
核心原则：DC-DC的滤波，输入侧主要防反灌噪声，输出侧主要抑制开关纹波。
4.1.1 输入滤波电容的选型与布局
输入电容的作用有两个：一是提供开关瞬间的瞬态电流，二是滤除来自电源线的低频噪声。
- 容值选择：一般按输出电流的10-20倍估算。比如输出1A，输入电容建议10-20μF。我习惯再并联一个0.1μF的小电容，对付高频噪声。
- 耐压与材质：耐压留1.5倍余量。输入电压12V，选25V耐压的电容。材质上，X7R或X5R是主流，别用Y5V，温度稳定性太差。
- 布局位置：这是关键！输入电容必须紧贴DC-DC芯片的输入引脚和GND引脚。走线越短越好，最好控制在5mm以内。
我曾经踩过的坑：有一次做一款电机驱动板，DC-DC输入电容放在了板子边缘，离芯片有2cm远。结果一上电，芯片直接烧了。后来分析，是长走线产生的寄生电感，导致开关瞬间产生了高压尖峰，击穿了芯片。从那以后，我画DC-DC布局，第一件事就是把输入电容怼在芯片脚旁边。
4.1.2 输出滤波电容的选型与布局
输出电容主要影响纹波大小和负载瞬态响应。
- 容值选择：输出电容的ESR（等效串联电阻）比容值更重要。低ESR的电容能有效降低纹波。一般建议使用钽电容或陶瓷电容。
- 多电容并联：我习惯用一个大电容（如100μF）加几个小电容（如10μF、0.1μF）并联。大电容稳住低频，小电容对付高频。
- 布局位置：输出电容也要靠近DC-DC的输出引脚。但要注意，输出电容和负载之间不要有太长的走线。
| 参数 | 输入滤波电容 | 输出滤波电容 |
|---|---|---|
| 主要作用 | 抑制输入纹波，提供瞬态电流 | 降低输出纹波，改善瞬态响应 |
| 容值估算 | 输出电流 × 10~20 | 根据纹波要求计算，通常较大 |
| ESR要求 | 中等 | 越低越好 |
| 布局优先级 | 最高，紧贴芯片输入脚 | 高，紧贴芯片输出脚 |
4.2 LDO前级滤波：给线性稳压器一个干净的输入
LDO（低压差线性稳压器）虽然噪声低，但它对前级电源的噪声抑制能力有限。如果前级是DC-DC，那LDO的输入必须好好滤波。
我个人习惯，在LDO的输入端加一个π型滤波器。就是一个电容、一个磁珠、再一个电容。
// π型滤波器示意
// 输入 --- 电容1 --- 磁珠 --- 电容2 --- LDO输入
// | | |
// GND GND GND
- 电容选择：电容1用10μF，电容2用0.1μF。电容1负责滤除低频，电容2负责高频。
- 磁珠选择：磁珠的阻抗在100MHz时选100Ω左右。注意磁珠的额定电流要大于LDO的输入电流。
- 布局位置：π型滤波器的元件要靠近LDO的输入引脚。磁珠和电容之间的走线要短。
一个小技巧：如果空间允许，可以在LDO的输入和输出之间加一个0.1μF的电容，形成“前馈”效果，能进一步改善高频噪声抑制。但要注意，这个电容不能太大，否则会影响LDO的稳定性。
4.3 电源平面去耦电容布局：给芯片一个低阻抗的电源回路
电源平面去耦，是高速PCB设计中最容易被忽视，但又最重要的环节。去耦电容的作用，就是在芯片需要大电流的瞬间，提供一个低阻抗的电荷池。
你想想看，芯片内部的门电路在翻转时，电流变化是纳秒级的。如果电源路径的阻抗太高，电压就会瞬间跌落，导致逻辑错误。
4.3.1 去耦电容的选型
去耦电容不是越大越好。大电容的谐振频率低，对高频噪声效果差。小电容的谐振频率高，但容值小，储能量不够。
- 常用组合：0.1μF + 0.01μF + 1μF。0.1μF对付10-100MHz的噪声，0.01μF对付100MHz以上的噪声，1μF对付低频瞬态。
- 材质：全部用X7R或NP0。NP0的稳定性最好，但容值做不大。
- 封装：0402或0603。封装越小，寄生电感越小，高频性能越好。
4.3.2 去耦电容的布局
布局是去耦电容的灵魂。放得不对，等于白放。
- 靠近电源引脚：每个电源引脚旁边都要放一个0.1μF的电容。距离越近越好，最好在1mm以内。
- 回路最短：电容的GND端要直接打过孔到GND平面，不要绕路。电源端也要直接打过孔到电源平面。
- 多电容并联：对于大芯片，可以在芯片背面或周围放一排电容。我习惯在芯片的四个角各放一组电容。
- 避免共享过孔：每个电容的GND过孔要独立，不要几个电容共用一个过孔。否则过孔的寄生电感会抵消电容的效果。
我曾经踩过的坑：有一次做一块FPGA板，芯片有几十个电源引脚。我偷懒，把几个电容的GND端共用一个过孔。结果板子跑起来，FPGA内部逻辑经常出错。用示波器一测，电源纹波高达200mV。后来把每个电容的GND都单独打过孔，纹波降到了30mV以下。嗯，这个教训让我多花了一周时间改板。
4.3.3 电源平面去耦的终极方案：电容矩阵
对于高速数字电路，单个电容已经不够用了。我推荐使用电容矩阵。
所谓电容矩阵，就是在芯片的电源引脚周围，均匀分布多个不同容值的电容。这些电容形成一个低阻抗的频带，覆盖从几MHz到几百MHz的噪声。
从上面的图可以看出，电容矩阵的核心思想是：多组、多值、均匀分布。每个电容组都包含不同容值的电容，覆盖不同的频段。这样，无论噪声频率是多少，都能找到低阻抗的路径。
4.4 实战部署效果评估
滤波电路部署完了，怎么知道效果好不好？不能光靠感觉，得用数据说话。
我一般用以下方法评估：
- 示波器测量纹波：用示波器测量DC-DC输出端的纹波。注意，示波器探头要用短地线，最好用弹簧地线，否则会引入额外的噪声。
- 频谱分析仪看噪声：用频谱分析仪看电源噪声的频谱分布。看看哪些频段的噪声超标。
- 负载瞬态响应测试：给负载加一个阶跃电流，看电源电压的跌落和恢复时间。这个测试能反映去耦电容的瞬态响应能力。
一个小建议：在评估时，可以对比滤波前后的效果。比如，先不加去耦电容，测一次纹波；加上去耦电容后，再测一次。这样能直观地看到滤波效果。我习惯把测试数据做成表格，方便后续复盘。
好了，电源滤波的实战部署就聊到这儿。记住，滤波不是玄学，是科学。只要掌握了原理，再加上一点实战经验，你也能做出干净的电源系统。