第四章 PCB层叠设计：打好抗干扰的地基

层叠设计，说白了就是决定PCB有多少层、每层放什么、怎么堆在一起。很多人觉得这步就是选个层数完事，其实不然。我做了十几年硬件，见过太多因为层叠没规划好，后期改板改到崩溃的项目。层叠一旦定下来，后面想改？基本等于重画。

这一章，我把层叠设计的核心原则拆开讲。你跟着走一遍，至少能避开80%的坑。

4.1 层数选择：不是越多越好，是够用且有余量

层数怎么定？我一般看三个维度：信号密度、电源种类、成本预算。

你想想看，一个4层板，信号层、地层、电源层、信号层，这是最经典的堆叠。但如果你有多个电源域（3.3V、1.8V、1.2V），4层就捉襟见肘了。这时候我建议直接上6层：多出来的层可以分割电源平面，或者增加一个完整地平面。

4.2 参考平面完整性：信号的回流路径就是命脉

参考平面，通常是地平面或电源平面。信号走线必须紧贴一个连续的参考平面，才能保证阻抗可控、回流路径短。

我在项目中遇到过一件事：一个同事画了块4层板，顶层走DDR数据线，结果他为了走通电源，把第二层的地平面挖了一大块。板子回来，DDR读写偶尔出错，查了三天，最后发现就是那个地平面缺口导致的信号回流绕路。

怎么判断参考平面是否完整？看两点：

• 信号走线下方是否有连续的地/电源铜皮？
• 走线换层时，附近是否有地过孔？

说白了，信号走哪，回流就跟哪。你让回流绕远路，EMI和串扰就找上门。

4.3 信号层与电源层耦合：紧耦合才有低阻抗

电源层和地层之间的耦合越紧，电源阻抗就越低，对高速信号的支撑就越好。怎么实现紧耦合？两个办法：

1. 缩小层间距： 电源层和地层之间的介质厚度控制在3~5mil（约0.076~0.127mm）。越薄，耦合电容越大，高频去耦效果越好。
2. 相邻放置： 电源层和地层必须紧挨着放，中间不要夹信号层。我见过有人把电源层放第三层、地层放第五层，中间隔了两层信号——那电源阻抗能低才怪。

我记得有一次做一款ARM Cortex-A7核心板，电源纹波要求<30mV。刚开始层间距用了8mil，纹波死活压不下去。后来把电源层和地层挪到相邻层，间距压到4mil，纹波直接降到18mV。嗯，这就是紧耦合的威力。

4.4 20H规则与3W规则：两个必须记住的数字

20H规则：控制边缘辐射

电源层比地层内缩20倍层间距，这个就叫20H规则。为什么？因为电源层边缘会向外辐射电磁场，地层内缩后，边缘的电磁场被地层吸收一部分，辐射就小了。

举个例子：层间距5mil，电源层边缘就要比地层内缩5×20=100mil（约2.54mm）。

3W规则：减少串扰

3W规则很简单：两条走线之间的中心距，至少是线宽的3倍。比如线宽5mil，间距就要≥15mil（中心距20mil）。

为什么要3倍？因为电磁场的边缘场主要集中在3倍线宽范围内。小于这个距离，串扰会急剧上升。

我曾经在一个项目中，两条时钟线间距只做了2W，结果串扰导致时钟抖动超标。后来拉开到3W，问题解决。你想想看，改个间距就能搞定的事，何必去换晶振或者加缓冲器？

4.5 层叠结构图：一张图看懂所有关系

下面这张图，是我做层叠设计时必画的结构图。它把层数、参考平面、耦合关系、20H和3W规则都串起来了。

4.6 层叠设计的实战检查清单

每次做完层叠设计，我都会拿着这张清单过一遍。你也试试：

• 层数是否合理？ 信号密度高就加层，不要硬挤。
• 参考平面是否完整？ 每个信号层都有相邻的连续地/电源层。
• 电源地层是否紧耦合？ 间距≤5mil，相邻放置。
• 20H规则是否应用？ 电源层内缩量≥20倍层间距。
• 3W规则是否满足？ 关键信号间距≥3倍线宽。
• 换层过孔是否足够？ 每个信号换层处至少配一个地过孔。