功耗基础理论：CMOS功耗模型
做嵌入式低功耗设计，不懂CMOS功耗模型，就像开车不看油表。我刚开始做驱动优化时，也踩过不少坑——明明代码逻辑没问题，电池就是撑不住。后来才明白，功耗问题得从最底层的晶体管说起。
CMOS功耗的三大来源
CMOS电路的功耗，说白了就三部分：动态功耗、静态功耗、短路功耗。咱们一个一个拆开看。
1. 动态功耗
动态功耗是芯片工作时最主要的功耗来源。它发生在晶体管开关切换的瞬间。
公式很简单：
P_dynamic = α × C_load × V² × f其中：
- α —— 翻转活动因子（0~1之间）
- C_load —— 负载电容
- V —— 供电电压
- f —— 工作频率
注意看，电压是平方项。这意味着电压降一点，功耗降很多。我在一个IoT项目里，把核心电压从1.2V降到1.0V，动态功耗直接降了30%。
关键结论：动态功耗与电压的平方成正比，与频率成正比。降低电压是减功耗最有效的手段。
2. 静态功耗
静态功耗是芯片不干活时也在消耗的功率。以前大家不太在意它，但到了28nm以下工艺，静态功耗占比越来越高。
公式：
P_static = I_leak × V漏电流I_leak主要来自：
- 亚阈值漏电流 —— 晶体管关不严，电流从源极漏到漏极
- 栅极漏电流 —— 栅氧化层太薄，电子直接隧穿过去
- PN结漏电流 —— 反向偏置的PN结总有微小电流
我曾经调试过一个低功耗设备，待机时电流总比规格书大0.5mA。查了半天，发现是某个GPIO没配置成输出低，导致内部上拉电阻一直在耗电。嗯，这种坑，你遇到了就知道有多烦人。
避坑提醒：静态功耗对温度极其敏感。温度每升高10°C，漏电流大约翻一倍。高温环境下，静态功耗可能超过动态功耗。
3. 短路功耗
短路功耗发生在CMOS管切换的瞬间——PMOS和NMOS同时导通的那一小段重叠时间。电流直接从电源流到地，形成短路。
公式：
P_short = I_short × V × t_short × f其中t_short是PMOS和NMOS同时导通的时间。这个时间跟输入信号的上升/下降沿斜率有关。边沿越陡，短路时间越短。
一般来说，短路功耗占动态功耗的10%~20%。设计良好的电路可以把它压到更低。
电压与频率的关系
电压和频率不是独立的。它们之间有个硬约束——临界路径延迟。
CMOS门的延迟公式：
t_d ≈ (C_load × V) / (K × (V - V_th)²)电压越低，门延迟越大。频率要跑高，电压就得跟上。这就是为什么DVFS（动态电压频率调整）要同时调电压和频率。
| 工作模式 | 电压 | 频率 | 功耗变化 |
|---|---|---|---|
| 高性能 | 1.2V | 1.0GHz | 基准 |
| 平衡模式 | 1.0V | 800MHz | 降低约44% |
| 低功耗 | 0.9V | 500MHz | 降低约66% |
你看，电压从1.2V降到0.9V，频率降到一半，功耗能降三分之二。这就是DVFS的价值所在。
实战技巧：在Linux设备树中配置operating-points时，不要只抄参考设计。我习惯先跑一遍benchmark，找到每个频率点能稳定工作的最低电压，再留5%~10%的余量。这样既省电又可靠。
功耗与温度的耦合
功耗和温度是互相影响的，而且是个正反馈环：
- 芯片工作产生热量 → 温度升高
- 温度升高 → 漏电流增大 → 静态功耗增加
- 静态功耗增加 → 更多热量 → 温度继续升高
这就是所谓的热失控。我在一个户外设备上遇到过这种情况——夏天太阳一晒，芯片温度飙到85°C，漏电流比常温时大了4倍，整机功耗直接翻番。
温度对功耗的影响，可以用这个关系来理解：
I_leak(T) = I_leak(T0) × 2^((T - T0) / 10)温度每升高10°C，漏电流翻倍。这不是开玩笑的。
设计准则：做低功耗设计时，一定要考虑最恶劣的温度场景。常温下功耗达标不算数，高温下还能稳住才是真本事。
知识体系总览
下面这张图把CMOS功耗模型的核心关系串起来了。建议你保存下来，做功耗优化时对照着看。
小结
做低功耗设计，脑子里要时刻绷着这三根弦：
- 动态功耗 —— 降电压是第一优先级，降频率是第二优先级
- 静态功耗 —— 关注温度，关注漏电路径，别让GPIO悬空
- 短路功耗 —— 信号边沿要陡，但别过冲
后面几章我们会把这些理论落地到实际的Linux驱动和设备树配置中。到时候你会发现，理解了这些基础，调起参数来心里就有底了。