3. 硬件选型与功耗分析：SoC/MCU选型要点、PMIC选择、外围器件功耗评估、典型硬件功耗模型

硬件选型这事儿，说白了就是一场「功耗与性能的博弈」。我见过太多项目，芯片选型时只看算力，结果电池撑不过两小时，最后只能推倒重来。今天咱们就聊聊，怎么从一开始就把功耗账算清楚。

3.1 SoC/MCU选型：别只看主频

很多人选芯片，第一眼看主频。嗯，这其实是个误区。功耗和性能的平衡点，才是关键。

我个人习惯，先看三个核心指标：

• 制程工艺：28nm 和 12nm 的静态功耗能差一个数量级。我做过一个项目，从 28nm 换到 22nm，待机电流直接降了 40%。
• 动态电压频率调节（DVFS）：芯片是否支持精细的电压/频率调节？有些廉价 SoC 只有两档，跑起来要么全速要么休眠，中间态几乎没有。
• 深度睡眠模式：唤醒时间、保留内存大小、唤醒源数量。这些参数直接决定了你的系统能不能做到「真待机」。

举个例子，同样是 Cortex-A7 核心，全志的 V3s 和 NXP 的 i.MX6ULL，待机功耗能差 30%。为什么？因为 V3s 的电源域划分更细，可以把不用的 DDR 控制器完全断电。

3.2 PMIC 选择：电源管理的「总开关」

PMIC 选不好，SoC 再省电也白搭。我记得有一次，选了一颗号称「高效率」的 PMIC，结果轻载时效率只有 60%，电池发热严重。

选 PMIC 时，我重点关注这几个参数：

参数	说明	避坑点
静态电流（Iq）	PMIC 自身消耗的电流	有些 PMIC 标称 Iq 1uA，但实际带载后飙升到 50uA
转换效率曲线	不同负载下的效率	轻载（<10mA）效率比满载更重要
上电时序	多路输出的启动顺序	有些 SoC 要求内核电压先于 IO 电压
动态电压调节	是否支持 I2C 调压	没有 DVS 的 PMIC，DVFS 就是空谈

3.3 外围器件功耗评估：细节决定成败

很多工程师只盯着 SoC 和 PMIC，却忽略了外围器件。其实，一颗小小的电平转换芯片，待机电流可能比 SoC 还大。

我习惯把外围器件分成三类：

• 常开型：RTC、唤醒按键、某些传感器。这些器件必须一直供电，选型时重点看静态电流。
• 按需型：WiFi/BT 模块、显示屏、音频 Codec。这些器件平时要彻底断电，不能只靠软件关断。
• 负载型：LED 指示灯、蜂鸣器。这些看似不起眼，但累计功耗可能很可观。

举个例子，一个红色 LED 指示灯，限流电阻 1kΩ，3.3V 供电，电流就是 3.3mA。如果系统有 5 个这样的灯，光指示灯就吃掉 16.5mA。你想想看，这比很多 SoC 的待机电流还大。

3.4 典型硬件功耗模型：把账算清楚

有了选型思路，还得有个模型来估算总功耗。我常用的模型很简单，就三个状态：

1. 运行态：CPU 全速运行，所有外设开启。这个状态通常持续几秒到几分钟。
2. 空闲态：CPU 降频，部分外设关闭。这个状态是常态，占大部分时间。
3. 休眠态：CPU 断电，仅保留 RTC 和唤醒逻辑。这个状态功耗最低。

总功耗 = (运行功耗 × 运行时间) + (空闲功耗 × 空闲时间) + (休眠功耗 × 休眠时间)

嗯，公式很简单，但实际估算时要注意：

• 运行时间不能只看 CPU 跑满的时间，还要算上外设启动的瞬态电流。
• 空闲功耗要包含所有「未关闭」的外设。我见过一个项目，WiFi 模块在空闲态只关了天线，但射频前端还在耗电。
• 休眠功耗要算上 PMIC 自身的损耗。有些 PMIC 在休眠模式下效率极低。

下面这张图，是我常用的功耗模型框架：

你看，这个模型的核心就是「时间占比」。很多项目把精力花在优化运行态功耗，但运行态只占 0.1% 的时间，优化空间有限。反倒是空闲态，占了 99% 的时间，哪怕只降低 10mW，累积效果也远超运行态。