2. 硬件选型策略：SoC选型、PMIC选择与电源效率
硬件选型这事儿，说白了就是给系统挑一颗「心脏」和一套「供血系统」。我见过太多项目，软件调了半天功耗降不下来，最后发现是硬件选型时就埋了坑。这一章咱们就聊聊SoC怎么选、PMIC怎么配，以及LDO和DCDC到底该用谁。
2.1 SoC选型：DVS与DVFS支持
选SoC，不能光看主频和核数。低功耗设计里，有两个能力必须确认：DVS（动态电压调节）和DVFS（动态电压频率调节）。
核心区别一句话：
- DVS：只调电压，频率不变。适合负载变化不大、但想省静态功耗的场景。
- DVFS：电压和频率一起调。负载高时升频升压，负载低时降频降压。
我个人习惯，在选型阶段会先看SoC的电压域划分。有些廉价SoC整个芯片只有一个电压域，一调全调，根本做不到精细控制。我建议至少选3个以上独立电压域的芯片：CPU核、GPU、内存控制器、外设总线各走各的。
| 特性 | 入门级SoC | 中高端SoC |
|---|---|---|
| 电压域数量 | 1~2个 | 3~6个 |
| DVFS支持 | 通常仅支持CPU核 | CPU/GPU/总线独立DVFS |
| DVS步进 | 50mV~100mV | 12.5mV~25mV |
| 典型代表 | 全志V3s、君正X1000 | i.MX8M、RK3588、STM32MP2 |
嗯，这里要注意：DVFS不是SoC单方面的事。你得确认PMIC支持动态调压，而且调压速度要够快。我曾经在一个项目里，SoC的DVFS请求发出去，PMIC要等200μs才能稳定输出——结果CPU都跑完任务了电压才升上来，白费功夫。
选型检查清单：
- SoC是否提供硬件自动DVFS（比如通过AVS接口）？
- 电压调节步进是否≤25mV？步进太大，中间态浪费功耗。
- 是否支持快速电压跳变（transition time < 50μs）？
- 有没有独立的内存电压域？DDR待机时可以降到自刷新电压。
2.2 PMIC选择：不只是看路数
PMIC选型，很多工程师只看「几路输出、多大电流」。其实低功耗场景下，有几个容易被忽略的指标。
2.2.1 静态功耗（Iq）
PMIC自己也要耗电。待机时，整个系统的电流可能只有几十μA，如果PMIC的静态电流就占了10μA，那电池续航直接打八折。我建议选Iq < 5μA的PMIC，最好支持轻载自动进入PFM模式。
2.2.2 动态调压接口
PMIC必须支持I2C/SPI控制，而且调压指令的执行时间要短。有些PMIC写一次寄存器要等1ms才能生效，这种就别用了。
2.2.3 上电时序
SoC对上电时序有严格要求。PMIC最好内置可编程上电序列，或者至少提供使能引脚级联。我踩过坑：某次用分立LDO搭时序，结果上电顺序反了，SoC死活起不来，查了两天才发现是VDD_CORE比VDD_IO先到，IO引脚漏电把核心电压拉偏了。
避坑指南： 我曾经在一个量产项目中，PMIC的I2C地址和SoC的某个外设冲突。改硬件来不及，最后只能靠软件在启动时动态重映射I2C总线——多花了三周时间。所以选PMIC时，先确认I2C地址是否可配置，或者选带多个地址选项的型号。
2.3 LDO vs DCDC：效率对比与选型策略
这个问题几乎每个项目都会被问到。我的回答很简单：看压差和电流。
2.3.1 效率曲线对比
| 参数 | LDO | DCDC（Buck） |
|---|---|---|
| 效率公式 | Vout / Vin × 100% | 通常80%~95% |
| 典型效率（3.3V→1.8V） | 54.5% | 85%~90% |
| 输出纹波 | < 1mV | 10mV~50mV |
| 静态电流 | 1μA~10μA | 10μA~100μA |
| PCB面积 | 小（仅需输入/输出电容） | 大（需要电感+电容） |
| 成本 | 低 | 中 |
你想想看，如果输入5V、输出1.2V给CPU核心供电，用LDO的话效率只有24%，大部分能量都变成热量散掉了。这种场景必须上DCDC。
2.3.2 什么时候用LDO？
说白了，LDO就三个场景最合适：
- 压差小：比如1.2V→1.1V，效率能到91%以上。
- 电流小：< 50mA的负载，比如RTC、传感器供电。
- 噪声敏感：音频模拟电路、RF前端，LDO的纹波远低于DCDC。
2.3.3 什么时候用DCDC？
- 大压差：比如电池3.7V→1.2V，必须用DCDC。
- 大电流：> 200mA的负载，DCDC效率优势明显。
- 多路输出：集成多路DCDC的PMIC比多个LDO更省面积。
我的经验法则：
- 压差 > 1V 且电流 > 100mA → 用DCDC
- 压差 < 0.5V 或电流 < 50mA → 用LDO
- 中间区域 → 看纹波要求和成本权衡
2.4 知识结构图：硬件选型决策流程
2.5 实战案例：一个IoT网关的电源选型
去年我做了一个4G IoT网关项目，电池供电，要求待机功耗低于50μA。选型过程是这样的：
- SoC选型：选了STM32MP157，因为它有3个独立电压域（CPU、GPU、DDR），支持DVFS，待机时DDR可以降到1.2V自刷新。
- PMIC选型：用了STPMIC1，Iq只有3μA，支持I2C动态调压，上电时序可编程。
- 电源轨分配：
- CPU核心（1.2V/500mA）→ DCDC Buck，效率92%
- DDR（1.35V/300mA）→ DCDC Buck，效率88%
- RTC（1.8V/10μA）→ LDO，因为电流极小，LDO的Iq更低
- 4G模块（3.8V/2A峰值）→ 独立DCDC，带使能控制
最终待机功耗做到了42μA，比用全LDO方案省了将近60%。
小技巧： 如果PCB空间紧张，可以考虑PMIC + 外挂电感的方案。现在很多PMIC把功率管集成进去了，只需要外接一个电感就能构成DCDC，比传统方案省一半面积。
2.6 本章小结
硬件选型是低功耗设计的基石。SoC要看电压域和DVFS能力，PMIC要抠静态电流和调压速度，LDO和DCDC的选择则取决于压差和电流。记住一句话：没有最好的器件，只有最合适的搭配。