协调器硬件设计基础：核心芯片选型与最小系统

做ZigBee协调器，硬件设计是第一步，也是最关键的一步。芯片选错了，后面再怎么优化也白搭。电源没处理好，低功耗就是一句空话。这一章，我结合自己这些年踩过的坑，跟你聊聊协调器硬件设计的几个核心点。

核心芯片选型：CC2530 vs CC2652

市面上主流的ZigBee芯片，基本就是TI家的天下了。我个人用得最多的就是CC2530和CC2652这两款。它们各有各的脾气，选哪个得看你的项目需求。

对比项	CC2530	CC2652
内核	8051，8位	ARM Cortex-M4F，32位
主频	32 MHz	48 MHz
Flash	256 KB	352 KB
RAM	8 KB	80 KB
协议栈	Z-Stack 3.0（较老）	Z-Stack 3.4+ / SimpleLink
接收电流	约 24 mA	约 6.9 mA
发射电流（+5 dBm）	约 29 mA	约 9.1 mA
OTA升级支持	需外扩Flash，较麻烦	内置支持，更省心

最小系统电路设计

芯片选好了，接下来就是让它跑起来。最小系统电路，说白了就是保证芯片能正常工作的那几样东西。我习惯把它分成三块：电源、时钟、复位。

1. 电源去耦与滤波

数字电路对电源纹波很敏感，尤其是射频部分。我见过不少新手，芯片不工作就怀疑程序，结果查了半天是电源没处理好。

• 每个电源引脚旁都要放一个0.1μF的陶瓷电容，位置尽量靠近引脚。
• 芯片附近再加一个10μF的钽电容或陶瓷电容，用于低频滤波。
• 模拟电源（AVDD）和数字电源（DVDD）之间，最好加个磁珠隔离。

2. 时钟电路

ZigBee对时钟精度要求很高，尤其是协调器，它要管理整个网络的时间同步。

• 32 MHz主晶振：精度要求±40 ppm以内，负载电容根据晶振手册选（常见12pF或18pF）。
• 32.768 kHz低速晶振：用于休眠唤醒和定时，精度要求不高，但一定要起振可靠。
• 布局：晶振尽量靠近芯片，走线要短，两边包地，避免干扰。

3. 复位电路

复位电路看似简单，但处理不好会引发各种奇怪问题。

• RC复位：10kΩ上拉电阻 + 0.1μF下拉电容，这是最经典的做法。
• 手动复位按钮：加一个按键到地，方便调试。
• 电压监控：如果对可靠性要求高，可以加一个复位芯片（如MAX809），在电压低于阈值时自动复位。

电源管理电路设计

低功耗设计的核心，就是电源管理。协调器虽然不像终端节点那样频繁休眠，但它的电源设计同样重要，尤其是电池供电的场景。

1. 电源拓扑选择

供电方式	推荐方案	适用场景
电池（2×AA）	升压DCDC（如TPS61220）	便携式协调器
锂电池（3.7V）	低压差LDO（如TPS7A05）	可充电设备
USB（5V）	降压DCDC（如TPS62130）	固定安装、网关
市电（220V）	AC-DC模块 + LDO	工业现场

2. 低功耗设计要点

如果你要做电池供电的协调器，以下几点一定要记住：

• 选择高效率的DCDC：转换效率最好在90%以上，静态电流要小（< 1μA）。
• 分区域供电：射频部分、MCU部分、外设部分，分别用独立的LDO或负载开关控制。不需要时直接关断。
• 注意漏电流：有些LDO在关断时仍有几十μA的漏电流，这在低功耗设计中是致命的。

知识结构图：协调器硬件设计核心

下面这张图，我把协调器硬件设计的几个关键模块和它们之间的关系画了出来。你可以对照着看，心里有个全局概念。

硬件设计流程总结

做协调器硬件设计，我一般按这个步骤来：

1. 明确需求：供电方式？节点数量？是否需要OTA？
2. 芯片选型：根据需求选CC2530或CC2652，别盲目追新，也别死守老平台。
3. 最小系统设计：电源、时钟、复位，这三样先搞定，再考虑外设。
4. 电源管理：根据供电方式选拓扑，低功耗项目要重点优化静态电流。
5. 布局布线：射频部分要特别注意阻抗匹配和隔离。
6. 测试验证：先测最小系统，再测射频性能，最后测功耗。