AHB 总线传输时序：从单次到突发，从流水线到错误处理
各位同学，今天我们进入 AHB 总线最核心的部分——传输时序。说实话，AHB 的时序看起来复杂，但拆开来看，无非就是几个基本动作的组合。我当年第一次看 AHB 波形图时，也被那一堆信号线搞得头晕。后来发现，只要抓住几个关键点，一切就清晰了。
单次传输（Single Transfer）——最基础的一拍
单次传输，说白了就是一次地址 + 一次数据的完整交换。这是 AHB 最原子化的操作，所有复杂的突发传输都是它的组合。
看一个最简单的单次写传输流程：
时钟周期: T1 T2 T3 T4
HCLK ▁▁▁▂▂▂▁▁▁▂▂▂▁▁▁▂▂▂
HADDR ────[Addr]─────────
HWRITE ────高电平─────────
HWDATA ──────────[Data]───
HREADY ────高电平─────────
HRESP ────OKAY───────────这里有个关键点：地址阶段和数据阶段是流水的。T1 时钟上升沿，主机把地址放到总线上；T2 上升沿，从机采样地址，同时主机准备数据；T3 上升沿，数据被写入从机。整个过程需要两个时钟周期完成一次传输。
核心要点：单次传输的地址阶段和数据阶段是相邻的，但属于不同的时钟周期。从机在地址阶段采样地址，在数据阶段处理数据。
我在项目中遇到过一个问题：某个从机在地址阶段需要两个周期才能准备好数据，结果直接把 HREADY 拉低，导致总线卡死。嗯，这就是我们后面要讲的等待状态。
突发传输（Burst Transfer）——批量搬运的学问
实际系统中，很少有只传一个数据的情况。比如 DMA 搬运一块数据、CPU 读取一行缓存行，都是连续地址的批量传输。AHB 为此定义了两种突发模式：增量突发（INCR）和回环突发（WRAP）。
INCR4/8/16：简单递增
INCR 突发的地址是线性递增的。比如 INCR4，就是连续传 4 个数据，地址依次为 Addr、Addr+4、Addr+8、Addr+12（假设 32 位总线）。
| 突发类型 | 传输次数 | 地址变化规律 | 典型用途 |
|---|---|---|---|
| INCR4 | 4 | Addr → Addr+4 → Addr+8 → Addr+12 | 小数据块搬运 |
| INCR8 | 8 | Addr → Addr+4 → ... → Addr+28 | 缓存行填充 |
| INCR16 | 16 | Addr → Addr+4 → ... → Addr+60 | DMA 大数据块 |
个人经验：INCR 突发的地址边界检查很容易被忽略。我曾经设计一个从机，只检查了起始地址对齐，没检查结束地址是否越界，结果 INCR16 传到最后几个数据时，地址跑到了外设地址空间之外……从那以后，我习惯在从机里加一个地址范围检查器，对每个突发拍都做边界校验。
WRAP4/8/16：回环缓存
WRAP 突发就有点意思了。它主要用于缓存行填充——比如 CPU 要读取地址 0x24 开始的 16 字节，但缓存行大小是 16 字节且对齐到 0x20。WRAP 突发的地址会在到达边界后回绕到起始地址。
举个例子，WRAP4 突发，起始地址 0x24，地址变化为：
- 第 1 拍：0x24
- 第 2 拍：0x28
- 第 3 拍：0x2C
- 第 4 拍：0x20（回环！）
为什么会回环？因为缓存行基地址是 0x20，0x24 是基地址偏移 4 字节。WRAP 突发保证所有数据都在同一个缓存行内，地址在到达行尾后自动回到行首。
避坑指南：我曾经在实现 WRAP 从机时，把回环地址算错了。WRAP 的边界不是 4KB，而是 突发长度 × 数据宽度。比如 WRAP8 在 32 位总线上，边界是 8×4=32 字节。算错边界会导致地址回环到错误的位置，整个传输就乱套了。
流水线操作（Pipeline）——AHB 的性能秘诀
AHB 之所以能跑高频，靠的就是流水线。地址阶段和数据阶段是重叠的：当前传输的数据阶段，和下一传输的地址阶段，发生在同一个时钟周期。
看这个流水线示意图：
时钟: T1 T2 T3 T4 T5
地址: [A1] [A2] [A3] [A4]
数据: [D1] [D2] [D3] [D4]T2 周期，从机在处理 D1 的同时，主机已经在发送 A2 的地址了。这样，除了第一拍有地址阶段的额外开销，后续每拍都能完成一次数据传输。理想情况下，吞吐率可以达到每时钟周期一个数据。
关键理解：流水线让 AHB 的地址总线和数据总线可以同时工作。地址总线传输下一拍的地址，数据总线传输当前拍的数据。两者互不干扰。
我个人习惯在设计从机时，把地址译码和数据通路完全分开。地址译码在地址阶段完成，数据读写在数据阶段完成。这样从机也能跟上主机的流水线节奏。
等待状态（Wait States）——慢速从机的生存之道
不是所有从机都能一拍完成数据访问。比如慢速的 Flash、外设寄存器，可能需要多个周期才能准备好数据。这时候，从机通过拉低 HREADY 信号来插入等待状态。
等待状态只影响数据阶段，不影响地址阶段。看这个例子：
时钟: T1 T2 T3 T4 T5
地址: [A1] [A2]
数据: [D1] [等待] [D1完成]
HREADY: 高 低 高T2 周期，从机采样到地址 A1，但数据没准备好，于是拉低 HREADY。T3 周期，主机保持数据不变，继续等待。T4 周期，从机准备好数据，拉高 HREADY，传输完成。
经验之谈：等待状态可以插入任意多个周期，但要注意总线占用时间。我曾经见过一个从机插入 100 多个等待周期，导致整个总线系统响应变慢。建议给每个从机设置一个超时计数器，等待超过一定周期就返回错误响应。
错误响应（Error Response）——优雅地处理异常
当从机遇到无法处理的传输时（比如访问不存在的地址、写只读寄存器），需要返回错误响应。AHB 通过 HRESP 信号来指示传输结果：
| HRESP 值 | 含义 | 说明 |
|---|---|---|
| OKAY | 传输成功 | 正常完成，数据有效 |
| ERROR | 传输失败 | 从机无法完成，数据无效 |
| RETRY | 重试 | 从机忙，建议主机稍后重试 |
| SPLIT | 拆分 | 从机忙，释放总线，稍后通知主机 |
错误响应必须在数据阶段的最后一个周期给出。也就是说，从机拉低 HREADY 等待时，HRESP 可以保持 OKAY；但在最后一个周期，如果决定返回错误，HRESP 必须变为 ERROR，同时 HREADY 拉高。
重要提醒：错误响应只表示传输失败，不代表总线崩溃。主机收到 ERROR 后，应该终止当前突发，并处理错误（比如触发异常、重试或记录日志）。千万不要让从机在错误后继续响应后续传输，否则总线状态会乱掉。
我曾经在一个项目中，从机返回 ERROR 后没有及时释放数据总线，导致下一拍的数据被错误采样。调试了整整两天才发现是这个问题。从那以后，我设计从机时，只要返回 ERROR，数据总线必须输出 0，HREADY 必须拉高，彻底结束当前传输。
本章知识体系
下面这张图总结了 AHB 传输时序的核心概念和它们之间的关系：
这张图把 AHB 传输时序拆成了四个维度：单次传输是基础原子操作，突发传输是批量搬运的两种模式（INCR 和 WRAP），流水线操作是性能提升的关键，等待状态和错误响应则是从机与主机交互的可靠性保障。这四个维度共同构成了 AHB 传输的完整图景。
好了，AHB 传输时序的核心内容就这些。记住：单次传输是基础，突发传输是效率，流水线是性能，等待和错误是可靠性。把这四个点吃透了，AHB 从机接口设计就成功了一大半。