Zynq平台概述：从架构到选型，一个老工程师的实战视角
各位同学，欢迎来到《基于Zynq的FPGA加速应用优化性能调优实战》的第一章。今天咱们聊聊Zynq平台本身。说实话，我接触Zynq快十年了，从最早的Z-7010一直用到现在的ZU+系列。每次跟新人聊Zynq，我总爱说一句话：它不是一个单纯的FPGA，也不是一个单纯的ARM处理器，它是一个“双核混血”的异构计算平台。理解这一点，后面的优化才有根基。
1.1 Zynq-7000系列架构解析
先看一张我手绘的架构图。这张图我每次培训都会画一遍，因为它把Zynq的“魂”画出来了。
从图上你能看到，Zynq-7000 分为两大块：PS（Processing System）和PL（Programmable Logic）。PS 是“大脑”，PL 是“肌肉”。
PS 侧：ARM Cortex-A9 双核处理器
PS 里集成了完整的 ARM 硬核处理器子系统。我习惯把它看作一个“片上计算机”——它有自己的 DDR 控制器、外设接口、DMA 引擎，甚至还有中断控制器。你想想看，这意味着什么？Zynq 上电后，PS 可以独立启动 Linux 系统，PL 只是它的一个“加速外设”。这个理念贯穿了整个 Zynq 开发流程。
PL 侧：可编程逻辑资源
PL 就是传统的 FPGA 逻辑阵列。包含 CLB（可配置逻辑块）、DSP48E1 切片、Block RAM 以及高速收发器。这里我要强调一点：PL 的资源是“硬”的，但功能是“软”的。你可以用 Verilog 或 HLS 把任意算法烧进去，变成硬件电路。这就是 FPGA 加速的本质——把软件算法“硬化”成并行流水线。
1.2 PS与PL协同工作原理
PS 和 PL 怎么配合？核心就是AXI 总线。Zynq-7000 内部有 9 个 AXI 接口，分为三类：
| 接口类型 | 数量 | 位宽 | 典型用途 | 性能 |
|---|---|---|---|---|
| GP（通用） | 4 | 32/64位 | 控制寄存器、小数据量传输 | ~600 MB/s |
| HP（高性能） | 4 | 64位 | 大数据量 DMA 传输 | ~1200 MB/s |
| ACP（加速一致性） | 1 | 64位 | 缓存一致性加速 | ~1200 MB/s |
我在项目中遇到过一个问题：用 GP 接口传图像数据，结果带宽不够，帧率上不去。后来换成 HP 接口 + DMA 引擎，带宽直接翻倍。所以我的建议是：控制走 GP，数据走 HP，需要缓存一致性走 ACP。这个口诀我用了好几年，没出过问题。
三种协同工作模式
- PS 主控模式：PS 运行 Linux，PL 作为外设。PS 通过 AXI 总线配置 PL 的寄存器，启动加速任务。这是最常见的模式，适合图像处理、信号处理等场景。
- PL 主控模式：PL 主动发起 DMA 传输，直接读写 PS 的 DDR 内存。适合需要高吞吐、低延迟的数据流应用，比如软件无线电。
- 对等模式：PS 和 PL 各自独立运行，通过共享内存或 FIFO 交换数据。适合复杂的异构计算任务。
1.3 开发板选型指南
选开发板，说白了就是选“资源”和“接口”。我见过太多人买了一块大板子，结果只用到了 10% 的资源。也见过有人买小板子，结果接口不够用，还得外接转接板。我的建议是：先定需求，再定板子。
主流开发板对比
| 型号 | 芯片 | 逻辑资源 | DSP切片 | 内存 | 典型价格 | 适合场景 |
|---|---|---|---|---|---|---|
| ZedBoard | XC7Z020 | 85K LUT | 220 | 512MB DDR3 | ~$400 | 入门、教学、原型验证 |
| Pynq-Z2 | XC7Z020 | 85K LUT | 220 | 512MB DDR3 | ~$200 | Python 快速原型、AI 入门 |
| ZCU102 | XCZU9EG | 600K LUT | 2520 | 4GB DDR4 | ~$3000 | 高级加速、视频处理、AI 推理 |
| MiniZed | XC7Z007S | 28K LUT | 80 | 512MB DDR3 | ~$100 | 嵌入式控制、IoT 网关 |
我的选型建议
- 如果你是初学者：选 Pynq-Z2。便宜，社区活跃，还能用 Python 写加速器。我第一块 Zynq 板子就是 ZedBoard，但现在我更推荐 Pynq-Z2，因为上手门槛低。
- 如果你做工业项目：选 ZCU102 或 ZCU104。资源够，接口全，DDR4 带宽高。我去年做一个 4K 视频处理项目，ZCU102 的 600K LUT 刚好够用。
- 如果你做嵌入式控制：选 MiniZed。巴掌大小，功耗低，跑个 Linux 做网关绰绰有余。