📚 课程目录第4章 SPI时序分析

4. SPI时序分析：建立时间与保持时间、最大时钟频率计算、信号完整性基础

各位同学，咱们今天聊点硬核的——SPI时序。说实话，很多工程师写SPI驱动能跑通，但一问到时序参数就含糊了。我早年做一款工业数据采集卡时，就吃过这个亏。板子调了三天，SPI读回来的数据总是偶尔跳一个bit，最后拿示波器一抓，发现是保持时间不够。嗯，从那以后，我养成了先算时序再画板的习惯。

4.1 建立时间与保持时间——SPI通信的“红绿灯”

先问大家一个问题：为什么SPI有时钟，还要关心建立时间和保持时间？

说白了，时钟是“发车信号”，但数据从发送端到接收端，需要时间稳定下来。这个稳定过程，就由建立时间和保持时间来约束。

建立时间（t_SU）：在时钟有效沿到来之前，数据必须提前到达并保持稳定的最短时间。
保持时间（t_H）：在时钟有效沿到来之后，数据必须继续保持稳定的最短时间。

你可以把时钟沿想象成拍照的快门。建立时间就是“快门按下前，人得站好”；保持时间就是“快门按下后，人不能马上动”。

关键公式：

建立时间裕量 = 时钟周期 - (数据输出延迟 + 走线延迟 + 接收端建立时间)

保持时间裕量 = 数据输出保持时间 + 走线延迟 - 接收端保持时间

两个裕量都必须大于0，通信才能可靠。

我在项目中遇到过一种情况：SPI时钟频率不高，但走线绕了板子大半圈，结果建立时间裕量变成了负数。当时查了半天，最后发现是PCB走线太长，信号延迟太大。解决办法很简单——要么降频，要么把SPI走线缩短。

4.2 最大时钟频率计算——你的SPI能跑多快？

很多同学拿到芯片手册，直接看SPI最高支持多少MHz，然后就按那个频率配置。我建议你别这么干。芯片手册标的是“器件极限”，不是“系统极限”。

最大时钟频率受三个因素制约：

从设备的响应时间：从设备收到时钟到输出数据，需要t_CO（时钟到输出延迟）。
主设备的建立/保持时间要求：主设备采样数据时，需要满足自身的t_SU和t_H。
PCB走线延迟：每英寸走线大约带来150-200ps的延迟。

我给大家一个实用公式：

f_max = 1 / (t_CO_max + t_SU_master + t_skew + t_margin)

其中：
t_CO_max  = 从设备最大时钟到输出延迟
t_SU_master = 主设备最小建立时间
t_skew    = 时钟与数据之间的偏斜（走线不匹配导致）
t_margin  = 你留的安全余量（我一般留20%）

我的经验：实际项目中，SPI时钟频率通常只能跑到芯片手册标称值的60%-80%。比如手册说20MHz，我一般先试12MHz，稳定后再往上调。别一上来就拉满，容易翻车。

举个例子。某从设备t_CO最大为15ns，主设备t_SU为5ns，走线偏斜估算为2ns，留20%余量：

f_max = 1 / (15ns + 5ns + 2ns) * 0.8
      = 1 / 22ns * 0.8
      ≈ 36.4MHz * 0.8
      ≈ 29MHz

如果芯片手册标称40MHz，那29MHz就是实际能稳定跑的速度。

4.3 信号完整性基础——别让波形毁了你的数据

信号完整性，说白了就是“发出去的方波，到接收端还是不是方波”。我见过太多工程师，代码写得没问题，但SPI就是不通，最后拿示波器一看——波形都圆了。

SPI常见的信号完整性问题有三个：

问题	表现	主要原因	解决办法
过冲/下冲	波形超过电源轨或低于GND	阻抗不匹配、驱动过强	串联电阻（22-33Ω）
振铃	波形在跳变后反复震荡	走线过长、回路电感大	缩短走线、增加阻尼电阻
串扰	一根线上的信号干扰相邻线	线间距过近、平行走线过长	增大间距、加地线隔离

注意：SPI的SCK和MOSI/MISO如果平行走线超过3英寸，串扰就会变得明显。我曾经在一个四层板上，把SPI走线并排拉了5英寸，结果MISO上全是SCK的串扰毛刺。后来改成上下层垂直走线，问题解决。

给大家几个PCB布局的实用建议：

SPI走线尽量短，不超过2英寸（约5cm）。
SCK与数据线之间不要平行太长，必要时加地线屏蔽。
在靠近主设备端，给SCK和MOSI各串一个22Ω电阻，抑制过冲。
如果使用杜邦线连接（比如开发板对开发板），频率不要超过1MHz。杜邦线就是天线，高频信号上去全是噪声。

4.4 时序分析实战——用示波器“看”SPI

理论讲完了，咱们来点实际的。怎么判断你的SPI时序有没有问题？

我的习惯是：先看波形，再算参数。

看边沿：时钟上升沿和下降沿是否陡峭？如果斜率太缓，说明驱动能力不够或负载太重。
看建立时间：在时钟沿之前，数据线是否已经稳定？用示波器的光标量一下。
看保持时间：时钟沿之后，数据是否立刻变化？如果数据在时钟沿附近跳变，保持时间可能不够。
看噪声：数据线上有没有毛刺？特别是SCK跳变时，MISO上有没有串扰？

一个小技巧：用示波器的“余晖模式”看SPI波形。连续抓几百个时钟周期，如果波形重叠得很好，说明时序稳定；如果波形有抖动或分叉，说明有问题。

我曾经调试一个SPI Flash驱动，读ID总是偶尔出错。用余晖模式一看，发现MISO在时钟下降沿附近有大约2ns的抖动。查了手册，从设备的t_CO最大是8ns，但主设备的保持时间要求是5ns。2ns的抖动加上走线延迟，刚好把保持时间吃掉了。解决办法是把SPI时钟相位从模式0改成模式3，让数据在上升沿采样，避开了抖动区域。

4.5 知识结构总览

下面这张图，把本章的核心知识点串起来了。你可以把它当作一个检查清单——设计SPI时，按这个流程走一遍，基本不会漏东西。

这张图从左到右，就是SPI时序设计的完整流程。先搞清楚建立时间和保持时间的要求，再算最大时钟频率，最后用信号完整性知识保证波形质量。每一步都验证通过，你的SPI通信才能可靠。

好了，这一章的内容就到这里。时序分析是SPI通信的“硬功夫”，你花时间把它吃透了，后面做项目会省很多调试的功夫。记住我那句老话——先算时序再画板，别等板子回来了再后悔。