第2章：ADC基础回顾——逐次逼近型(SAR)与Σ-Δ型ADC的工作原理与关键指标

各位同学，咱们今天聊聊ADC的基础。别觉得基础就简单，我见过太多项目栽在ADC选型上。说白了，ADC就是把模拟电压翻译成数字码的“翻译官”。但翻译官也有不同流派，今天重点讲两种最常见的：逐次逼近型(SAR)和Σ-Δ型。

2.1 逐次逼近型ADC（SAR ADC）

SAR ADC，全称Successive Approximation Register。它的核心思想，我总结为“二分法猜电压”。

怎么猜的呢？内部有个比较器，还有个DAC。它先从最高位开始猜：假设输入电压是1.8V，参考电压是3.3V。它先猜最高位是1，也就是2.5V（3.3V的一半）。比较器一看，1.8V < 2.5V，不对，最高位改成0。然后猜次高位，1.25V……以此类推。每猜一次，就逼近一点。

我在一个电池监测项目里用过SAR ADC。当时采样率要求1Msps，12位精度。SAR ADC正好合适。但有个坑——它的输入阻抗不是恒定的。采样开关一闭合，瞬间会抽取一个电流尖峰。如果前端驱动电路设计不好，电压会被拉偏。嗯，这里要注意。

2.2 Σ-Δ型ADC

Σ-Δ型ADC，名字看着吓人，其实原理没那么玄乎。它用的是“过采样+噪声整形+数字滤波”三板斧。

它不像SAR那样直接猜电压。它先以极高的速率（远高于奈奎斯特频率）对输入信号采样，然后用一个1位比较器（其实就是个1位ADC）产生一串0和1的比特流。这串比特流里，0多表示电压低，1多表示电压高。最后通过数字滤波器把这串比特流“翻译”成高精度的数字码。

为什么它能做到高精度？因为它把量化噪声推到了高频段，然后数字滤波器一刀切掉。低频段剩下的，就是干净的信号。

2.3 两种架构的核心差异

咱们直接看表格，一目了然。

对比项	SAR ADC	Σ-Δ ADC
核心原理	逐次逼近，二分法	过采样+噪声整形
分辨率	8~16位（常见）	16~24位（常见）
采样率	高（Msps级别）	低（Ksps级别）
延迟	低（一个转换周期）	高（多个采样周期）
功耗	与采样率成正比	相对较高（数字滤波）
输入阻抗	非恒定，有采样尖峰	高，容性输入
抗混叠要求	高（需要前置抗混叠滤波器）	低（过采样自带抗混叠）
典型应用	电机控制、数据采集卡	音频、称重、精密测量

2.4 关键指标解读

选ADC不能只看位数。我见过有人拿着16位ADC，结果有效位数只有12位。为什么？因为其他指标没看全。

2.4.1 有效位数（ENOB）

ENOB才是真实精度。它考虑了噪声和失真。公式：ENOB = (SINAD - 1.76) / 6.02。SINAD是信纳比。你想想看，如果数据手册标16位，但ENOB只有13位，那多出来的3位就是噪声。

2.4.2 信噪比（SNR）与总谐波失真（THD）

SNR衡量噪声，THD衡量谐波。两者合起来就是SINAD。我习惯先看SINAD，再反推ENOB。这样最实在。

2.4.3 无杂散动态范围（SFDR）

SFDR指最大信号与最大杂散分量之间的比值。在频谱分析、通信接收机里，这个指标比SNR还重要。因为杂散会直接干扰相邻信道。

2.4.4 采样率与带宽

采样率是ADC每秒采样的次数。带宽是ADC能处理的模拟信号最高频率。注意，采样率必须大于2倍信号带宽（奈奎斯特定理）。但实际工程中，我一般留3~5倍余量。

2.5 知识体系结构图

下面这张图，把两种ADC的核心逻辑和关键指标串起来了。建议你保存下来，以后选型时对照着看。

2.6 选型实战建议

最后，我结合自己的项目经验，给你几条实在的建议：

• 先看ENOB，再看标称位数。数据手册里的“有效位数”曲线图一定要看，别只看首页的“16位”大字。
• 关注输入阻抗。SAR ADC需要低阻抗驱动，Σ-Δ ADC相对宽容。如果前端是高阻抗传感器，优先考虑Σ-Δ。
• 采样率和带宽要分开看。采样率高不代表能处理高频信号。全功率带宽才是硬指标。
• 功耗不是孤立的。SAR ADC在低采样率下功耗很低，但Σ-Δ ADC的功耗相对固定，因为数字滤波器一直在跑。
• 别忘了参考电压。ADC的精度上限由参考电压决定。参考电压的噪声会直接叠加到转换结果上。