1. I2C协议基础：从一根线上看世界

大家好，我是你们这趟I2C之旅的向导。说实话，做了十几年嵌入式，接触过的接口协议少说也有七八种，但I2C一直是我个人最喜欢的那种——它不追求极致速度，却用最少的线干最多的活。今天咱们就从最底层开始，把I2C的底裤扒干净。

1.1 I2C总线起源：飞利浦的“小聪明”

上世纪80年代，飞利浦半导体（现在的NXP）遇到一个麻烦：电视、音响这类消费电子产品里，芯片越来越多，每个芯片都要连一堆控制线，PCB都快被走线占满了。于是他们想了个办法——能不能只用两根线，把所有芯片串起来通信？

1982年，I2C（Inter-Integrated Circuit）总线诞生了。名字直译就是“集成电路之间的总线”。说白了，就是给芯片们修一条双向两车道的“胡同”，大家按规矩轮流说话。

我最早接触I2C是在2008年做一款车载仪表盘，当时看到原理图上只有两根线挂着七八个器件，心里直犯嘀咕：这玩意儿真能跑通？结果一调，还真行。从那以后，我对I2C就多了几分敬畏。

1.2 物理层特性：SDA和SCL的“二人转”

I2C总线物理上就两条线：

• SDA（Serial Data Line）：数据线，负责传地址、数据、应答信号
• SCL（Serial Clock Line）：时钟线，由主设备产生，同步所有通信节奏

这两条线都是开漏输出（Open-Drain）结构。什么叫开漏？你可以理解为：芯片只能把线拉低（输出0），不能主动拉高（输出1）。那高电平谁来给？靠外部的上拉电阻。

所以I2C总线的逻辑电平是这样的：

• 线被拉低 → 逻辑0
• 线被释放（高阻）→ 上拉电阻拉高 → 逻辑1

这种设计有个巨大的好处：多设备可以“线与”。任何一个设备拉低，整条线就是低电平。这就实现了总线仲裁——谁先拉低谁说话，后说话的自动闭嘴。

1.3 电气特性与上拉电阻选择

上拉电阻是I2C设计里最容易翻车的地方。我见过太多工程师在这上面栽跟头，包括我自己。

上拉电阻的值不是随便选的，它受两个因素制约：

参数	影响	经验值
总线电容	线越长、设备越多，电容越大，上升沿越慢	每增加1米线长，电容约增加100pF
通信速率	速率越高，上升沿必须越快，电阻就得越小	标准模式100kHz：4.7kΩ；快速模式400kHz：2.2kΩ
功耗	电阻越小，静态电流越大，电池供电场景要权衡	3.3V系统下，4.7kΩ的静态电流约0.7mA

选电阻的通用公式（I2C规范里给的）：

Rp(min) = Vcc / Iol(max)    // 保证拉低时电流不超过器件驱动能力
Rp(max) = Trise / (0.8473 × Cbus)  // 保证上升沿时间满足时序要求

实际项目中，我一般这么干：

• 板内通信（设备少于5个，线长<10cm）：直接上4.7kΩ，省事
• 板间通信（排线连接，线长>20cm）：用2.2kΩ，甚至1kΩ
• 低功耗场景：用10kΩ，但速率只能跑100kHz以下

1.4 I2C与SPI/UART的对比

很多初学者会问：都是串行通信，I2C、SPI、UART到底有啥区别？我做个表格，一目了然：

特性	I2C	SPI	UART
信号线数量	2根（SDA+SCL）	4根（MOSI+MISO+SCLK+CS）	2根（TX+RX）
通信方式	同步，主从模式	同步，主从模式	异步，无时钟线
设备寻址	7位/10位地址，软件寻址	片选信号，硬件寻址	无寻址，点对点
最大速率	3.4MHz（高速模式）	几十MHz甚至更高	典型1-10Mbps
多设备支持	天然支持，最多上百个	需多个片选，设备数受限	不支持，需额外协议
硬件复杂度	中等，需上拉电阻	低，无上拉要求	低，需波特率匹配
典型应用	传感器、EEPROM、RTC	ADC、DAC、LCD、SD卡	GPS、蓝牙、串口屏

你想想看，为什么I2C在传感器领域这么流行？说白了就两个原因：线少 + 可挂多设备。一个MCU的两个引脚，就能挂一长串传感器，这在PCB空间紧张时简直是救命稻草。

但I2C也有短板：速度上不去，而且总线电容一大就容易出问题。所以高速场景（比如刷屏、写SD卡）还是得靠SPI。

1.5 I2C知识体系总览

下面这张图，把I2C协议的核心知识点串起来了。我建议你把它存下来，后面每学一章都回来对照一下：