📚 课程目录第2章 Makefile语法精讲

2、Makefile语法精讲：变量定义与使用、自动变量、模式规则与静态模式规则

各位好，欢迎来到第二章。上一章我们聊了Makefile的基本结构，今天要深入的是Makefile的「语法核心三件套」——变量、自动变量和模式规则。这三样东西，说白了就是让你从「写死」变成「写活」的关键。

我刚开始用Makefile时，也干过把所有文件名硬编码的蠢事。后来项目一膨胀，改一个源文件就要改三处规则，那叫一个痛苦。直到我把变量和模式规则用起来，才真正体会到什么叫「一次编写，到处生效」。

2.1 变量定义与使用：别重复你自己

Makefile里的变量，本质上就是个文本替换的宏。你定义一个名字，后面用到的地方都会被替换成对应的值。这跟C语言的#define有点像，但更灵活。

2.1.1 变量定义的基本方式

# 简单赋值（立即展开）
CC = gcc
CFLAGS = -Wall -O2

# 递归赋值（使用时展开）
TARGET = myapp
OBJS = main.o utils.o

# 条件赋值（仅当变量未定义时赋值）
CFLAGS ?= -g

# 追加赋值
CFLAGS += -I./include

这里有个坑，我当年踩过。简单赋值（=）是立即展开的，而递归赋值（=）是使用时才展开。看个例子：

A = hello
B = $(A) world
A = hi

# 此时 B 的值是 "hi world"，不是 "hello world"

为什么会这样？因为B用的是递归赋值，它只记录表达式，等真正用到B时才去展开$(A)，而那时A已经被改成hi了。

避坑指南：我曾经在一个大型项目中，因为递归赋值导致变量循环引用，Make直接卡死。后来我养成了习惯——定义路径、文件名等固定内容用简单赋值（:=），只有确实需要延迟展开时才用递归赋值。

2.1.2 变量使用与引用

使用变量用$()或${}包裹：

CC := gcc
CFLAGS := -Wall -O2

app: main.o utils.o
    $(CC) $(CFLAGS) -o app main.o utils.o

变量还可以嵌套引用，这个技巧我常用：

ARCH := arm
TOOLCHAIN_arm := arm-linux-gnueabihf-
TOOLCHAIN_x86 := gcc

CC := $(TOOLCHAIN_$(ARCH))
# 最终 CC = arm-linux-gnueabihf-

赋值方式	符号	展开时机	典型场景
简单赋值	`:=`	定义时立即展开	固定路径、编译器名
递归赋值	`=`	使用时才展开	依赖其他变量的表达式
条件赋值	`?=`	仅当未定义时赋值	默认值设置
追加赋值	`+=`	追加到现有值后	增量添加编译选项

2.2 自动变量：规则里的「隐身高手」

自动变量是Makefile里最实用的语法糖。它们不需要你定义，在规则执行时自动填充。说白了，就是Make帮你把目标、依赖这些信息存到几个特殊变量里，你直接用就行。

2.2.1 三大核心自动变量

变量	含义	示例值
`$@`	规则的目标文件名	`main.o`
`$^`	所有依赖文件列表（去重）	`main.c utils.h`
`$<`	第一个依赖文件	`main.c`

看个实际例子，你就明白它们多好用了：

# 不用自动变量——又臭又长
main.o: main.c main.h
    gcc -c main.c -o main.o

# 用了自动变量——清爽多了
main.o: main.c main.h
    gcc -c $< -o $@

$<自动取第一个依赖main.c，$@自动取目标main.o。你再也不用把文件名写两遍了。

个人经验：我习惯在编译规则里只用$@和$<，链接规则里用$^。因为编译通常只处理一个源文件，链接则需要所有目标文件。这个习惯帮我避免了不少低级错误。

2.2.2 其他常用自动变量

$?  # 所有比目标新的依赖文件
$*  # 目标文件的主干部分（不含后缀）
$%  # 当目标是归档文件时，表示其中的成员名

举个例子，$*在模式规则里特别有用：

%.o: %.c
    gcc -c $< -o $*.o
    # 如果目标是 main.o，$* 就是 main

2.3 模式规则：批量生产的利器

模式规则让你用一条规则匹配所有同类文件。它用%作为通配符，匹配文件名中的任意部分。

2.3.1 基本模式规则

# 把所有 .c 文件编译成对应的 .o 文件
%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

# 把所有 .cpp 文件编译成 .o 文件
%.o: %.cpp
    $(CXX) $(CXXFLAGS) -c $< -o $@

有了这条规则，你只需要列出目标文件，Make会自动找到对应的源文件来编译：

OBJS = main.o utils.o network.o
app: $(OBJS)
    $(CC) -o $@ $^

这里main.o会自动匹配%.o: %.c规则，找到main.c来编译。你想想看，如果项目有100个源文件，手写100条规则是什么体验？模式规则一条搞定。

小技巧：模式规则的优先级低于显式规则。如果你对某个文件有特殊编译要求，单独写一条规则覆盖就行。Make会优先使用更具体的规则。

2.3.2 静态模式规则：精准匹配

静态模式规则比普通模式规则更「聪明」。它只对指定的目标列表生效，不会误伤其他文件。

# 语法：目标列表 : 模式 : 依赖模式
$(OBJS): %.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

这条规则的意思是：对于$(OBJS)列表里的每个.o文件，找到对应的.c文件来编译。跟普通模式规则的区别在于——它只处理你明确列出的目标。

我举个例子说明区别：

# 普通模式规则——匹配所有 .o 文件
%.o: %.c
    gcc -c $< -o $@

# 静态模式规则——只匹配 OBJS 里的 .o 文件
OBJS = main.o utils.o
$(OBJS): %.o: %.c
    gcc -c $< -o $@

静态模式规则的好处是精确控制。我曾经在一个项目里，因为普通模式规则意外匹配了不该编译的文件，导致构建失败。换成静态模式规则后，问题就解决了。

2.4 知识体系总览

下面这张图把本章的核心知识点串起来了，你可以对照着回顾：

2.5 实战组合：一个完整的Makefile

把今天学的知识串起来，写一个真正能用的Makefile：

# 变量定义
CC := gcc
CFLAGS := -Wall -O2 -I./include
TARGET := myapp
SRCDIR := src
OBJDIR := obj
SRCS := $(wildcard $(SRCDIR)/*.c)
OBJS := $(patsubst $(SRCDIR)/%.c, $(OBJDIR)/%.o, $(SRCS))

# 默认目标
all: $(TARGET)

# 链接规则——用自动变量 $@ 和 $^
$(TARGET): $(OBJS)
    $(CC) -o $@ $^

# 静态模式规则——编译每个 .c 到 .o
$(OBJS): $(OBJDIR)/%.o: $(SRCDIR)/%.c
    $(CC) $(CFLAGS) -c $< -o $@

# 清理
clean:
    rm -rf $(OBJDIR)/*.o $(TARGET)

.PHONY: all clean

这个Makefile里，变量、自动变量、模式规则全用上了。你只需要改SRCDIR和TARGET，就能适配不同项目。嗯，这就是我平时项目里用的模板，改一改就能用。

个人习惯：我一般会把OBJDIR设成build或obj，把中间文件跟源码分开。这样git status看着清爽，make clean也方便——直接删整个目录就行。

好了，这一章的内容就到这里。变量让你告别硬编码，自动变量让规则更简洁，模式规则让批量处理成为可能。这三样东西配合起来，你的Makefile就能从「能用」变成「好用」。