📚 课程目录第2章 SAM系统架构与时钟系统

2. SAM系统架构与时钟系统

SAM系列MCU（以SAM D21、SAM L21、SAM E70等为代表）内部并不是“CPU直接连外设”的简单结构，而是由总线矩阵、电源管理（PM）、通用时钟控制器（GCLK）和主时钟（MCLK）共同构成的分层系统。理解这套架构，是后续配置Sercom、TC、ADC、USB等外设驱动的前提：外设能不能工作、跑多快、功耗多高，几乎都由时钟与电源两条链路决定。

一、内核与外设总线矩阵

SAM的Cortex-M内核（M0+、M4F或M7）通过AHB总线连接高速模块，再经桥接器接入APB总线访问低速外设。以SAM D21为例，主要总线层次如下：

AHB-APB A（APBA）：PM、SYSCTRL、GCLK、WDT、RTC、EIC、NVMCTRL等系统控制类外设。
AHB-APB B（APBB）：PORT、DSU、NVMCTRL等。
AHB-APB C（APBC）：SERCOM0~5、TC3~7、ADC、DAC、AC等常用外设。
AHB-APB D（APBD）：SERCOM、TC4/5等扩展外设（视具体型号）。

总线矩阵的意义在于：不同外设挂在不同APB分支上，其时钟使能位、复位位、时钟源选择都相互独立。例如SERCOM0挂在APBC，其时钟使能位是PM->APBCMASK.bit.SERCOM0_，而GCLK通道分配则通过GCLK->CLKCTRL寄存器完成。若只使能了PM时钟而没配置GCLK，外设仍然不会工作——这是初学者最常见的“外设无输出”原因。

二、PM电源管理

PM模块负责三件事：外设时钟使能、外设复位、睡眠模式控制。典型操作顺序是：先通过PM->APBCMASK打开外设时钟，再通过PM->APBCR释放复位，最后配置GCLK。若需要低功耗，可调用system_set_sleepmode()或直接写PM->SLEEP寄存器进入IDLE 0~2、STANDBY等模式。注意：进入STANDBY前必须确认外设时钟源已切换到32kHz或已关闭，否则唤醒后外设状态可能异常。

三、GCLK通用时钟与MCLK主时钟

SAM的时钟系统分为两级：GCLK负责“选源与分频”，MCLK负责“把GCLK分配给CPU和总线”。GCLK有8~12个通道（视型号），每个通道可独立选择时钟源（OSC8M、OSC32K、XOSC、XOSC32K、DFLL48M、DPLL96M、GCLKIN等），并设置1~512分频。MCLK则通过MCLK->CPUDIV、MCLK->APBxMASK等寄存器，把某个GCLK通道分配给CPU、APBA、APBB、APBC、APBD。

典型配置流程（以SAM D21为例）：

// 1. 配置GCLK0为DFLL48M，供CPU与APB使用
GCLK->GENDIV.reg = GCLK_GENDIV_ID(0) | GCLK_GENDIV_DIV(1);
GCLK->GENCTRL.reg = GCLK_GENCTRL_ID(0) | GCLK_GENCTRL_SRC_DFLL48M
                  | GCLK_GENCTRL_GENEN;
while (GCLK->STATUS.bit.SYNCBUSY);

// 2. 将GCLK0分配给SERCOM0（APBC）
GCLK->CLKCTRL.reg = GCLK_CLKCTRL_ID(SERCOM0_GCLK_ID_CORE)
                  | GCLK_CLKCTRL_GEN(0) | GCLK_CLKCTRL_CLKEN;
while (GCLK->STATUS.bit.SYNCBUSY);

// 3. 使能PM时钟
PM->APBCMASK.reg |= PM_APBCMASK_SERCOM0;

注意SYNCBUSY：GCLK寄存器写入后需要等待同步完成，否则后续配置可能被丢弃。这是SAM时钟配置中最容易忽略的细节。

四、时钟树配置与验证

配置完成后，必须验证时钟是否真正生效。常用方法有三种：

读寄存器：检查GCLK->GENCTRL的SRC位、GCLK->CLKCTRL的GEN位、PM->APBCMASK对应位。
输出到GPIO：将GCLK某通道通过PORT->PMUX映射到引脚，用示波器测量频率。例如把GCLK0输出到PA14，可直观看到48MHz。
功能验证：配置SERCOM为UART，发送已知波特率数据，用逻辑分析仪测量位宽，反推实际时钟。

若发现外设无输出，排查顺序建议为：PM时钟使能 → GCLK通道使能 → GCLK源选择 → MCLK分配 → 引脚复用。任何一步缺失都会导致外设“静默”。

五、时钟失效检测

SAM的SYSCTRL模块提供时钟失效检测器（CFD）和XOSC启动超时。当外部晶振XOSC失效时，CFD可自动切换到内部OSC8M或OSC32K，避免系统死机。配置方式：

SYSCTRL->CFDCTRL.reg = SYSCTRL_CFDCTRL_CFDEN
                     | SYSCTRL_CFDCTRL_SWBACK
                     | SYSCTRL_CFDCTRL_CFDCLKSEL_XOSC;

其中SWBACK表示检测到失效后自动切回内部时钟。若需要中断通知，可再使能SYSCTRL->INTENSET.bit.CFD。在工业或车载场景中，CFD是保证系统可靠性的关键机制，建议在初始化阶段就配置好，而不是等到故障发生后再补救。

配置GCLK时，每次写GENCTRL或CLKCTRL后都应轮询GCLK->STATUS.bit.SYNCBUSY，直到为0再继续。忽略这一步会导致“配置看似写入、实际未生效”的隐蔽问题。

进入STANDBY或BACKUP模式前，必须确认所有外设时钟源已切换到32kHz或已关闭。若某外设仍依赖DFLL48M而DFLL被关闭，唤醒后该外设可能无法恢复，需重新初始化。

总结来看，SAM的时钟系统是一条“源→GCLK→MCLK→总线→外设”的完整链路，PM负责使能与复位，SYSCTRL负责失效保护。掌握这条链路，后续配置任何外设时都能快速定位“为什么没时钟”或“为什么频率不对”。