4. STM32N6时钟、电源与显示子系统初始化
STM32N6的显示子系统能否稳定点亮，取决于三件事是否同时成立：像素时钟是否准确、RGB/MIPI-DSI链路是否按正确顺序使能、背光是否在时序稳定之后才打开。本节围绕PLL配置、LTDC/RGB接口、MIPI-DSI控制器、显示时序参数与背光控制展开，重点说明各模块之间的依赖关系与初始化顺序。
一、显示时钟树：从PLL到像素时钟
STM32N6的显示像素时钟通常由专用PLL（如PLL4）分频得到。LTDC和MIPI-DSI共用同一像素时钟源，因此配置时必须先确定目标分辨率与刷新率，再反推PLL参数。以800×480@60Hz为例，若行消隐与场消隐合计约20%，则像素时钟约为 800×480×60×1.2 ≈ 27.6 MHz，实际可取27 MHz或27.4 MHz。PLL配置需满足：Fvco = Fref × (N / M)，再经P分频得到像素时钟。例如Fref=24 MHz，M=3，N=69，则Fvco=552 MHz，P=20时像素时钟为27.6 MHz。配置时需确认Fvco落在PLL允许范围内，且分频后不超过LTDC与DSI的最大像素时钟限制。
电源方面，显示子系统涉及VDDIO、VDDLCD以及MIPI-DSI的1.2 V内部稳压。上电顺序应为：核心电源→VDDIO→VDDLCD→DSI PHY电源。若使用内部LDO为DSI PHY供电，需在DSI初始化前使能并等待稳定标志。
二、LTDC/RGB接口与时序参数
LTDC负责从帧缓冲取像素并生成RGB并行时序。关键参数包括：HSYNC宽度、HBP、HFP、VSYNC宽度、VBP、VFP，以及有效宽高。以800×480屏为例，典型时序为：HSW=48，HBP=88，HFP=40，VSW=3，VBP=32，VFP=13。总行周期为800+88+40+48=976，总场周期为480+32+13+3=528。LTDC需配置为RGB888或RGB565，并设置帧缓冲地址、行间距与像素格式。若使用双层叠加，还需配置第二层及混合系数。
RGB接口的引脚需通过GPIO复用为LTDC功能，并注意DE、HSYNC、VSYNC、PCLK的极性要与屏幕规格一致。常见错误是极性反相导致图像偏移或无法同步。
三、MIPI-DSI控制器初始化
当屏幕为MIPI-DSI接口时，LTDC输出不再直接驱动RGB引脚，而是送入DSI控制器打包为DSI数据包。初始化顺序为：使能DSI时钟→配置DSI PHY（时钟通道与数据通道数、HS速率）→配置DSI主机（虚拟通道、像素格式、视频模式）→配置DSI适配器（将LTDC时序映射为DSI视频时序）→启动DSI传输。DSI的HS速率需满足：HS速率 ≥ 像素时钟 × 每像素位数 / 数据通道数。例如27.6 MHz、RGB888、2条数据通道时，HS速率至少约331 Mbps，实际取400 Mbps留余量。
DSI初始化完成后，需等待PHY就绪与DSI控制器进入视频模式，再使能LTDC。若顺序颠倒，可能出现无显示或花屏。
四、背光控制与上电时序
背光通常由PWM驱动升压电路或恒流源。关键原则是：背光必须在LTDC与DSI输出稳定之后开启。若背光先开，屏幕会先显示未初始化的随机数据，表现为花屏或白屏。建议在LTDC使能后延时至少1帧（约16.7 ms@60Hz）再打开背光。PWM频率建议在1 kHz~20 kHz之间，避免音频噪声；占空比从0逐步增加到目标亮度，可减少浪涌电流。
若屏幕带有复位引脚，复位时序也需纳入：DSI初始化前拉低复位至少10 ms，释放后等待120 ms再发送初始化命令。这些延时不可省略，否则DSI链路可能训练失败。
五、参数配置示例与验证
以下为800×480@60Hz、RGB888、2 lane DSI的参考配置片段（示例参数，需按实际屏幕手册调整）：
PLL4: M=3, N=69, P=20 → PCLK = 24MHz/3×69/20 = 27.6 MHz
LTDC: HSW=48, HBP=88, HFP=40, VSW=3, VBP=32, VFP=13
ActiveW=800, ActiveH=480, PixelFormat=RGB888
DSI : LaneNum=2, HSRate=400 Mbps, VideoMode=Burst
VirtualChannel=0, ColorCoding=RGB888
Backlight: PWM=10 kHz, Duty=0→80%, Delay=20 ms验证时先测量PCLK引脚频率是否为27.6 MHz，再用示波器观察HSYNC/VSYNC周期是否与计算值一致。若图像偏移，优先检查HBP/HFP与屏幕手册是否匹配；若颜色异常，检查RGB顺序与像素格式；若无显示，检查DSI是否进入视频模式以及背光使能时序。