4. 硬件设计量产审查

硬件量产审查的目标不是“功能能跑”，而是“每一台都能在温度、电压、批次、干扰和老化条件下稳定运行”。RA/RX 系列虽然集成了大量外设，但最小系统、电源、复位、时钟、调试接口和 EMC/ESD 防护这六类电路，一旦在样机阶段被“临时凑合”，量产阶段就会以千分之几的隐性不良率持续放大。本节按“先看结构、再看参数、最后看量产风险”的顺序展开，并给出可直接用于评审的检查要点。

一、最小系统：先确认“不可裁剪”的部分

RA/RX 的最小系统由电源引脚、复位引脚、时钟引脚、调试引脚、启动模式引脚和去耦网络构成。审查时先画出一张“引脚—网络—器件”对应表，确认每个电源引脚都有独立去耦，每个模式引脚在上电瞬间有确定电平。以 RA6M5 为例，VCC、VCC_USB、VCC_PLL 等电源域必须分别去耦；MD、BOOT 等模式引脚不能仅靠内部上拉，量产板应保留外部 10 kΩ 上拉或下拉，避免浮空导致启动模式随机。

常见量产隐患是“样机用飞线补去耦，量产板省略”。审查时要求：每个 VCC 引脚旁 100 nF 去耦电容距离不超过 2 mm，过孔不超过 2 个；大容量储能电容（如 10 µF）放在电源入口，而不是分散在芯片四周。若使用内部 LDO 或 DC/DC，需确认其输出电容的 ESR 范围与数据手册一致，否则可能出现上电振荡或复位反复。

二、电源与复位：把“上电时序”当成一等公民

RA/RX 对上电时序有明确要求：通常要求所有电源域在单调上升后，RES# 保持低电平至少若干毫秒，待电源稳定后再释放。审查时重点看三点：电源上升时间是否单调、复位释放是否晚于电源稳定、掉电时复位是否先于电源跌落。若使用外部复位 IC，需确认其阈值和延迟与 MCU 的 POR 阈值匹配；若使用 RC 复位，量产中电容容差和温度漂移会导致复位时间离散，建议改为专用复位芯片。

下面这张图把“电源—复位—时钟—调试”四条关键链路放在同一张关系图中，便于在评审时逐条核对：

三、时钟电路：晶振不是“接上就能起振”

RA/RX 的主时钟通常来自外部晶振或外部有源时钟。量产审查中，晶振电路最容易出问题的是负载电容和负性阻抗。负载电容 CL 需按晶振规格书计算：CL = (C1 × C2)/(C1 + C2) + Cstray，其中 Cstray 为 PCB 寄生电容，通常取 3～5 pF。若晶振要求 CL = 8 pF，Cstray 取 4 pF，则 C1 = C2 ≈ 8 pF。实际选型时应选 8 pF 或 7.5 pF 标准电容，并留出可替换焊盘以便调试。

负性阻抗是判断晶振能否稳定起振的关键指标。测试方法：在晶振回路中串入可调电阻，逐步增大阻值直到停振，记录临界阻值 Rcrit，要求 Rcrit ≥ 5 × ESR（晶振等效串联电阻）。若余量不足，应减小负载电容或更换低 ESR 晶振。此外，晶振走线应尽量短、包地、远离电源和高速信号，晶振下方禁止走线，否则量产中会出现“冷机不起振、热机正常”的间歇性故障。

四、调试接口：量产板必须保留“可诊断性”

调试接口在量产阶段有两个用途：产线烧录和故障分析。RA/RX 常用 SWD 或 JTAG，审查时要求：SWDIO、SWCLK、RES# 必须引出测试点，且测试点间距不小于 1.27 mm，便于夹具接触；调试引脚不能与功能引脚复用后又被外部电路强驱动，否则会出现“样机能连、量产板连不上”。若使用串口烧录，需确认 BOOT 引脚在上电时被正确采样，且烧录完成后能自动跳转到用户程序。

建议在原理图上为调试接口增加 0 Ω 电阻或跳线，量产时可断开以减少漏电和干扰。同时，调试接口的 ESD 防护不能省略，尤其是外露的排针或测试点，应加 TVS 或 RC 滤波，避免产线静电打坏 MCU。

五、EMC 与 ESD：把防护做在“入口”而不是“芯片”

EMC/ESD 审查的核心是“干扰从哪来、往哪去”。对于 RA/RX 量产板，重点检查：所有对外连接器是否有 TVS 或 ESD 保护器件，且保护器件尽量靠近连接器；I/O 信号是否根据速率加串阻或磁珠；地平面是否完整，回流路径是否短；晶振、复位、电源入口是否远离板边和连接器。若产品需要通过 IEC 61000-4-2 接触放电 ±8 kV，TVS 的钳位电压必须低于 MCU 的绝对最大额定值，且响应时间足够快。

下面给出一份可直接用于评审的检查表，覆盖上述五类电路的关键量产项：

最后强调一个审查习惯：不要只看原理图，要结合 PCB 布局和实测波形。去耦电容画在原理图上不等于放在芯片旁边；复位电路画了 RC 不等于上电时序满足要求；晶振画了负载电容不等于负性阻抗足够。量产审查的结论应当以“可测量、可判定、可复现”为依据，而不是以“样机功能正常”为依据。