3. 工业I/O集成需求分析与方案选型
在 Ryzen Embedded 平台上做工业 I/O 集成，最容易踩的坑不是“选不到模块”，而是“选错了模块”。通道数量、电气特性、实时性、隔离要求、成本与供货周期这五个维度，任何一个判断失误，都会在样机联调或量产阶段以返工的形式暴露出来。本节的目标是把这五项需求从模糊的“大概需要”转化为可量化、可比较、可签核的选型输入，并给出从需求到方案的收敛路径。
一、先量化通道，再谈模块形态
通道数量不是简单数一下传感器个数。工程上要区分三类计数：物理通道数、电气通道数和逻辑通道数。物理通道指现场接线端子数量；电气通道指需要独立驱动/采样回路的数量；逻辑通道指软件侧看到的可独立寻址点位。例如 16 路 NPN 接近开关，若采用共阳极分组接线，物理端子可能是 18 个（含公共端），电气通道 16 路，逻辑通道 16 位。若其中 4 路需要高速计数，则这 4 路不能与普通 DI 共用扫描周期，逻辑上要单独规划。
建议按“类型 × 方向 × 速率”三维矩阵统计。以某包装机改造为例：DI 24 路（其中 4 路 50 kHz 计数）、DO 16 路（其中 2 路 PWM 调光）、AI 8 路（4 路 4–20 mA 压力、4 路 PT100 温度）、AO 2 路（0–10 V 比例阀）。这个矩阵直接决定是否需要“通用 DI 模块 + 高速计数模块 + 模拟量模块”的组合，而不是强行用一块 32 路 DI 模块覆盖所有需求。
二、电气特性：电平、驱动与共模范围
电气特性决定接口能不能“接得上、扛得住”。DI 侧要确认：输入类型（源型/漏型）、额定电压（24 VDC 常见）、ON/OFF 阈值（如 ON≥15 V、OFF≤5 V）、输入电流（典型 5–7 mA）、是否支持 IEC 61131-2 Type 1/2/3。DO 侧要确认：输出类型（继电器/晶体管/MOSFET）、单通道电流（如 0.5 A）、总电流、漏电流、开关频率。AI 侧要确认：信号范围（4–20 mA、0–10 V、±10 V）、输入阻抗、分辨率（12/16 bit）、共模电压范围。AO 侧要确认负载能力与输出纹波。
一个常见错误是忽略共模范围。当 AI 模块与变频器共用 24 V 电源时，若模块共模抑制不足，4–20 mA 信号会叠加几十毫伏的共模干扰，表现为读数跳动。此时应优先选择差分输入或带隔离的 AI 模块，而不是在软件里加滤波“硬压”。
三、实时性：从扫描周期到抖动预算
实时性需求要拆成三个指标：扫描周期、响应抖动、时间戳精度。普通 DI 用于状态监视，10 ms 扫描周期足够；但用于飞剪、凸轮同步的编码器计数，需要 μs 级时间戳或硬件锁存。Ryzen Embedded 平台本身具备较强的算力，但工业 I/O 的实时性瓶颈通常在总线与驱动层，而非 CPU。若采用 EtherCAT，从站刷新周期可到 125 μs；若采用 Modbus RTU，典型轮询周期在 10–50 ms 量级。选型时要先确定“最苛刻的那一路信号”需要什么级别的实时性，再反推总线与模块，而不是先选模块再补实时性。
四、隔离要求：分层判断，不搞“全隔离”一刀切
隔离要分三层看：现场侧与逻辑侧之间、通道与通道之间、模块与模块之间。常见做法是：DI/DO 采用光耦隔离（耐压 2.5 kVrms 以上），AI 采用隔离放大器或数字隔离器，通信口采用磁耦或电容隔离。若现场存在变频器、伺服驱动器、大功率接触器，建议至少做到“现场侧—逻辑侧”隔离；若多路 AI 来自不同地电位，则需通道间隔离。隔离不是越多越好，每增加一层隔离都会带来成本、功耗与延迟，应按现场电磁环境分级决策。
五、成本与供货周期：把“买得到”纳入选型
成本评估不能只看模块单价，要算“全生命周期成本”：模块 + 端子 + 线缆 + 电源 + 隔离器 + 安装工时 + 备件。供货周期则要区分“样品周期”与“量产周期”。工业级芯片与连接器常出现 12–26 周交期，若选型时只确认了样品可买，量产时可能断供。建议对关键物料做双源或替代型号预研，并在 BOM 中标注“生命周期状态”（Active/NRND/EOL）。
六、从需求到方案的收敛示例
仍以上述包装机改造为例，按五项需求逐项收敛：通道矩阵确定需要 24 DI + 4 高速计数 + 16 DO + 8 AI + 2 AO；电气特性确定 DI 为 24 VDC 漏型、DO 为 0.5 A 晶体管输出、AI 为 4–20 mA 差分输入；实时性确定高速计数需硬件锁存、总线选 EtherCAT；隔离要求确定 AI 通道间隔离、DI/DO 现场侧隔离；成本与供货确定主模块选 Active 状态、备选型号交期不超过 16 周。最终方案为“EtherCAT 耦合器 + 24DI 模块 + 4 高速计数模块 + 16DO 模块 + 8 隔离 AI 模块 + 2AO 模块”。
方案确定后，必须做一次“通道映射表”核对：把现场每个传感器/执行器与模块通道、逻辑地址、扫描周期一一对应，确认没有遗漏、没有地址冲突、没有速率错配。这一步是需求分析与方案选型之间最关键的闭环，也是后续编程与调试的基线。