3. 工业终端硬件底板设计
工业终端底板（Carrier Board）是承载 Ryzen Embedded 核心板（SOM/COM Express 类）的“地基”，它决定了整机的接口密度、供电余量、信号完整性与电磁兼容水平。底板设计不是把核心板引脚“扇出”成连接器那么简单，而是要在有限的板层内同时满足高速差分对阻抗、电源压降、散热路径与 EMC 滤波四类约束。本节围绕核心板接口、电源树、DDR4/LPDDR4 布线、PCIe/USB/SATA 扩展与 EMC 防护五个要点展开，给出可直接落地的设计判断依据。
一、核心板接口：先定连接器与引脚映射
工业底板与核心板的连接通常采用高密度板对板连接器（如 220 pin 或 400 pin 双排），选型时优先确认三件事：差分对数量是否覆盖所需 PCIe/USB3.0/SATA 通道、电源引脚载流能力是否满足核心板峰值功耗、以及连接器是否支持 -40～85℃ 工业温区。以某 Ryzen Embedded V2000 核心板为例，其典型功耗 15～25W，峰值瞬态可达 35W，若连接器电源引脚单针额定 1A，则至少需要 12 针并联供电并分散布置，避免局部温升。
引脚映射阶段建议先画“接口预算表”：把 PCIe x4、USB3.2 Gen2、SATA3.0、DisplayPort、千兆网、I2C/GPIO 按功能分组，再对照核心板引脚定义逐项分配。注意 PCIe 参考时钟（REFCLK）必须与对应 Lane 同组走线，且每组差分对的地回流引脚要就近接地，不能跨分割区。
二、电源树：从 12V 输入到多路负载的分配
工业终端常见输入为 12V 或 24V 直流，底板电源树需要把输入转换为核心板所需的 VCCIN（约 12V 或直接输入）、VDDCR_SOC、1.8V/3.3V 待机、DDR 供电（1.2V/1.1V）以及外设 5V/3.3V。设计时按“先大电流后小电流、先核心后外设”的顺序分配，并给每路留 20% 余量。
以 12V 输入、核心板峰值 35W 为例：VCCIN 支路按 3A 设计，选用低 DCR 电感与 2 颗 100μF 聚合物电容并联；DDR4 的 1.2V 支路按 2A 设计，纹波控制在 30mV 以内；外设 5V 支路若挂 2 个 USB3.0 口，按每口 900mA 预留 2A。电源树的关键不是“能出电压”，而是上电时序：核心板通常要求 3.3V 待机先于 VCCIN，DDR 供电在 VCCIN 之后 10ms 内建立，否则可能触发内部复位异常。
三、DDR4/LPDDR4 布线：阻抗、等长与参考平面
若底板直接承载 DDR4 或 LPDDR4 颗粒（而非核心板已集成内存），布线质量直接决定系统能否稳定跑在目标频率。DDR4-3200 的单端数据线阻抗通常控制在 40Ω±10%，差分时钟 80Ω±10%；LPDDR4 因电压更低（1.1V）且速率更高，对参考平面完整性的要求更严。
关键规则可归纳为四条：第一，数据组内等长，DDR4 以 Byte Lane 为单位，组内偏差控制在 ±5mil，组间偏差放宽到 ±25mil；第二，地址/命令/控制以时钟为参考，等长偏差 ±10mil，并采用 Fly-by 拓扑时注意末端匹配电阻靠近最后一颗颗粒；第三，所有高速线必须参考完整地平面，禁止跨分割，换层时在过孔旁 100mil 内放置回流地过孔；第四，VREF 与 VTT 走线远离时钟和数据线，VTT 端接电阻靠近颗粒放置。
实际叠层建议：6 层板按“信号-地-信号-电源-地-信号”排列，DDR 走线优先布在第 1、3 层，第 2 层作为完整参考地。若空间受限必须换层，换层过孔数量控制在每线 2 个以内，并在过孔处补地过孔。
四、PCIe/USB/SATA 扩展：差分对与通道分配
PCIe 差分对阻抗 85Ω±10%，USB3.0 为 90Ω±10%，SATA 为 100Ω±10%，三者不能混用同一叠层参数。底板扩展时优先按“通道分组”布线：PCIe x4 的 4 对 TX/RX 保持同组同层，长度偏差 ±5mil；USB3.0 的 SSTX/SSRX 对间偏差 ±5mil，且远离 2.4GHz 无线模块与开关电源电感。
SATA 走线长度建议不超过 8 英寸，若必须跨板，中间加 Redriver 或 Retimer。PCIe 若走线超过 10 英寸或经过连接器，应在底板加 Redriver，并确认其均衡参数与核心板 PHY 匹配。所有差分对下方禁止走其他高速信号，参考平面在连接器处保持连续。
五、EMC 防护：接口滤波与接地策略
工业现场 EMC 要求通常按 IEC 61000-4-2（ESD ±8kV 接触）、4-4（EFT ±2kV）、4-5（Surge ±1kV）考核。底板防护按“接口入口—滤波—隔离—接地”四步布置：外部接口先过 TVS 或压敏电阻，再经共模电感与 π 型滤波进入芯片；USB/网口变压器下方挖空并单点接地；金属外壳连接器屏蔽层用 360° 搭接到底板地，搭接阻抗小于 10mΩ。
接地策略上，数字地、模拟地与机壳地分开，最终在电源入口处单点汇接。PCIe/USB 的屏蔽地可通过 0Ω 电阻或磁珠与数字地连接，便于后续整改时调整。晶振、复位、电源使能等敏感信号远离板边和连接器，必要时包地处理。