4. Intel架构基础与实时计算
机器人控制计算平台对时间的要求与普通桌面应用有本质区别。一个典型的关节伺服控制回路，控制周期可能只有 1 ms 甚至 250 μs，每个周期内必须完成传感器采样、状态估计、轨迹插值、逆运动学求解、力矩计算和总线下发。如果某一次循环因为缓存未命中、中断抢占或内核调度延迟而超时，轻则关节抖动，重则触发安全停机。因此，理解 Intel x86 架构的时序特性，并把它与机器人控制周期对齐，是平台工程的核心能力。
一、x86 架构中影响实时性的三个层次
Intel 处理器采用多级流水线、乱序执行和超标量设计，这些特性提升了平均吞吐，却让最坏执行时间（WCET）变得难以预测。对实时控制而言，需要重点关注三类结构。
第一是执行与存储层次。CPU 核心通过 L1、L2、L3 缓存访问数据，L1 命中通常只需 4~5 个周期，L2 约 12~15 个周期，L3 约 40~50 个周期，而访问主存可能达到 200~300 个周期。控制算法中频繁访问的状态数组、查找表和参数结构体，如果能在 L1/L2 中稳定驻留，周期抖动会显著减小。
第二是中断与异常机制。外部设备（如 EtherCAT 网卡、编码器接口）通过 MSI/MSI-X 中断通知 CPU，中断控制器把请求路由到某个核心。中断处理会打断当前任务，若中断服务程序（ISR）较长，或中断被路由到正在执行控制循环的核心，就会直接引入延迟。
第三是内核抢占模型。标准 Linux 内核在临界区不可抢占，一个低优先级任务持有自旋锁时，高优先级控制任务只能等待。PREEMPT_RT 补丁把大部分自旋锁替换为可睡眠的 rt_mutex，把中断处理线程化，使高优先级任务几乎可以在任意时刻抢占内核，从而把调度延迟从毫秒级压缩到几十微秒级。
二、缓存层次与控制数据布局
控制循环中最忌讳的是“数据到处跑”。假设一个六轴机械臂的控制器，每个周期需要读取 6 个关节的位置、速度、电流，以及末端位姿和雅可比矩阵。如果这些数据分散在多个动态分配的结构体中，每次访问都可能触发缓存缺失。工程上通常采用预分配、连续内存、结构体数组（SoA）的方式，把同一类数据放在连续地址上，让一次缓存行填充（64 字节）能覆盖多个关节的数据。
例如，把关节状态定义为：
struct JointState {
double pos[6]; // 6 × 8 = 48 字节
double vel[6]; // 48 字节
double torque[6]; // 48 字节
}; // 共 144 字节，约 3 个缓存行
这样，控制循环访问 pos[i] 时，相邻关节的数据很可能已经在同一缓存行中。另一个常用手段是缓存锁定：通过 mlockall(MCL_CURRENT | MCL_FUTURE) 防止控制线程的代码和数据被换出到交换分区，避免缺页中断带来的毫秒级停顿。
三、中断处理与 CPU 隔离
在标准 Linux 上，网卡中断可能落在任意核心。如果控制线程运行在 CPU 2，而 EtherCAT 中断被路由到 CPU 2，那么每次数据到达都会打断控制计算。解决办法是中断亲和性绑定：把非实时中断集中到 CPU 0/1，把控制线程和必要的实时中断绑定到 CPU 2/3，并通过内核启动参数 isolcpus=2,3 把这两个核心从通用调度器中隔离出来。
PREEMPT_RT 进一步把中断处理程序线程化。硬中断只做最小唤醒，实际处理由具有实时优先级的线程完成。这样，中断处理也受调度器管理，不会无限期占用 CPU。配置时通常把实时中断线程优先级设为 50~70，控制线程设为 80，确保控制计算优先于中断的后半段处理。
四、控制周期与实时参数的匹配方法
匹配的核心是让最坏情况下的执行时间小于周期，并留出足够余量。假设控制周期为 1 ms，经过测量，控制计算最坏耗时 420 μs，中断处理最坏 80 μs，内核调度抖动最坏 60 μs，则总最坏占用约 560 μs，余量 440 μs，占比 44%，属于可接受范围。若余量低于 20%，就应优化算法、提升缓存命中率或放宽周期。
实际工程中可按以下顺序推进：先用 cyclictest 测量空载和负载下的调度延迟，确认 PREEMPT_RT 内核的最大延迟在几十微秒量级；再用 perf stat 观察控制循环的缓存缺失率和指令数；最后在真实负载下用示波器或总线分析仪测量周期抖动。只有三者都满足，才能认为平台与机器人控制周期真正匹配。
把 x86 架构、缓存层次、中断处理和 PREEMPT_RT 放在一起看，实时性不是某一个开关决定的，而是数据布局、核心隔离、中断路由和内核抢占共同作用的结果。理解这条从硬件事件到控制周期完成的完整路径，才能在 Intel 平台上构建出稳定、可预测的机器人控制计算系统。