4. 烧录接口与硬件连接
在 Silicon Labs 器件的生产测试与烧录环节中，接口与硬件连接是决定“能不能烧、烧得稳不稳、批量良率是否可控”的第一道关口。EFR32、EFM32 等系列芯片普遍支持 SWD、JTAG 以及两线制 cJTAG 三种调试/烧录接口，量产阶段通常优先使用 SWD 或 cJTAG，以节省引脚和布线资源。理解这三种接口的电气定义、适配器与量产烧录器的接线差异，以及目标板供电和信号完整性检查方法，是保证产线稳定运行的基础。
一、三种接口的引脚定义与适用场景
SWD（Serial Wire Debug）是 ARM Cortex-M 系列最常用的两线调试接口，仅需 SWCLK 与 SWDIO 两根信号线，加上 GND 和可选的 SWO（单线跟踪输出）。SWDIO 为双向数据线，SWCLK 由调试器驱动，二者均为同步串行信号。SWD 的优势是引脚少、速率高，适合引脚紧张的量产板。
JTAG 为五线接口：TCK、TMS、TDI、TDO 和 nTRST（可选）。TCK 为时钟，TMS 控制状态机跳转，TDI 输入数据，TDO 输出数据。JTAG 支持多器件菊花链，适合复杂系统或需要边界扫描的场合，但占用引脚多，量产中较少作为首选。
cJTAG（Compact JTAG，IEEE 1149.7）是 JTAG 的两线压缩版本，使用 TCKC 与 TMSC 两根线，兼容原有 JTAG 状态机。Silicon Labs 的调试适配器支持 cJTAG 模式，可在两线条件下实现接近 JTAG 的调试能力，适合既想保留 JTAG 功能又要节省引脚的设计。
二、调试适配器与量产烧录器的接线差异
调试适配器（如 J-Link、Silicon Labs Simplicity Link）通常通过 10 针或 20 针排线连接目标板，提供 VTref 参考电压、GND、SWCLK/TCK、SWDIO/TMS、TDI、TDO、nRESET 等信号。量产烧录器则更强调多工位并行、自动上下料和烧录计数，其接线往往采用定制夹具或弹簧针（pogo pin）直接压接目标板测试点，减少插拔损耗。
接线时需注意三点：第一，VTref 必须与目标板 I/O 电平一致，EFR32 常见为 3.3V，若目标板为 1.8V 供电，调试器需支持 1.8V 参考或加电平转换；第二，nRESET 建议接入，便于烧录器在异常时复位芯片；第三，量产夹具中 SWCLK 与 SWDIO 应尽量等长、远离电源和时钟噪声源，避免串扰导致握手失败。
三、目标板供电与信号完整性检查
目标板供电方式直接影响烧录稳定性。常见做法有两种：由调试器通过 VTref 供电（仅适合小电流场景），或目标板独立供电、调试器只取参考电平。量产中推荐目标板独立供电，调试器仅连接 GND、VTref 和调试信号，避免调试器供电能力不足导致烧录中途掉电。
信号完整性检查可按以下顺序进行：
- 用万用表确认目标板
VDD在 3.3V±5% 范围内，纹波小于 50mV。 - 确认调试器
VTref与目标板VDD电平一致，偏差不超过 0.2V。 - 用示波器观察
SWCLK波形，上升沿应干净、无明显振铃，频率建议先降到 1MHz 再逐步提高。 - 检查
SWDIO在空闲时是否被正确上拉，避免浮空导致误触发。 - 确认
GND连接可靠，调试器与目标板共地电阻小于 1Ω。
四、量产接线检查清单（示例）
| 检查项 | 标准/示例值 | 判断依据 |
|---|---|---|
| 目标板 VDD | 3.3V ±5% | 万用表测量，纹波 <50mV |
| VTref 与 VDD 偏差 | ≤0.2V | 电平不匹配会导致通信失败 |
| GND 共地电阻 | <1Ω | 万用表蜂鸣档确认 |
| SWCLK 空闲电平 | 高电平 | 示波器观察，无振铃 |
| SWDIO 上拉 | 10kΩ 上拉至 VDD | 避免浮空误触发 |
| 烧录时钟频率 | 初始 1MHz，稳定后提高 | 先低速握手，再提速 |
实际产线中，建议先用一块已知良好的目标板验证接线，再接入量产夹具。烧录器日志中若出现连续重试，应记录失败工位的接口波形，对比正常工位定位是夹具接触不良还是信号完整性问题。通过规范接口定义、统一接线标准、逐项检查供电与信号质量，可以显著降低量产烧录的失败率。