2. nRF54硬件架构与核心外设

nRF54系列把“应用处理”和“外设自治”拆成了两条并行主线：一条是Arm Cortex-M33应用内核，负责协议栈、业务逻辑与复杂运算；另一条是RISC-V协处理器，负责在低功耗域内独立搬运数据、执行简单判断，从而让Cortex-M33尽可能长时间停留在睡眠状态。理解这套架构的关键，不是记住外设名称，而是看清“谁在什么时候被唤醒、数据从哪里来、经过哪条路径、最终由谁处理”。

一、双核分工：Cortex-M33与RISC-V协处理器

Cortex-M33是主应用核，带FPU（浮点单元）和DSP扩展指令。FPU让单精度浮点运算不再依赖软件模拟，适合处理传感器融合、滤波系数计算、PID控制等场景；DSP指令则针对SIMD类操作优化，例如同时处理两路16位ADC采样、做乘加累加（MAC）运算。需要注意的是，FPU和DSP共享内核执行资源，开启后代码体积和中断延迟会略有增加，因此并非所有工程都要默认打开——如果应用只做整数逻辑和协议栈，关闭FPU可减少上下文保存开销。

RISC-V协处理器通常运行在更低时钟域，具备独立取指与简单ALU，可访问部分外设和共享内存。它的典型用途是：在Cortex-M33休眠时轮询传感器中断、搬运SPIM接收到的数据到RAM缓冲区、执行阈值判断，只有满足条件才通过IPC或中断唤醒主核。这样做的收益是明显的：主核唤醒次数从“每次采样一次”降到“每N次采样一次”，平均功耗可下降数倍。

两者之间的通信一般通过共享内存加IPC中断实现。共享内存区需要放在双方都能访问的RAM段，并用内存屏障或原子操作保护读写顺序。一个常见的教学示例是：RISC-V核每采集满256字节就置位一个标志，Cortex-M33在中断中读取该标志并取走数据。标志本身建议使用单字原子变量，避免使用多字节结构体导致撕裂读。

二、PPI与DPPI：让外设自己“对话”

PPI（可编程外设互连）是nRF系列的传统强项，它允许一个外设事件直接触发另一个外设任务，全程不经过CPU。例如TIMER比较事件触发SAADC采样任务，SAADC采样完成事件再触发SPIM发送任务。这条链路中CPU只负责初始化，之后可以一直睡眠。DPPI（分布式可编程外设互连）在PPI基础上增加了通道分组和更灵活的路由能力，适合多外设协同的复杂场景。

使用要点有三：第一，PPI通道数量有限，要优先分配给高频、低延迟的链路，低频控制仍可用中断；第二，事件与任务必须属于同一PPI实例可路由的范围，跨域连接需要查数据手册确认；第三，PPI触发不产生中断，因此调试时不能靠断点观察，应使用GPIO翻转或逻辑分析仪抓取事件时序。

三、GPIO、SPIM、TWIM、UARTE的映射与使用

GPIO在nRF54上支持灵活的引脚复用，但同一引脚不能同时分配给两个外设。规划时应先列出所有外设的引脚需求，再统一分配，避免后期因引脚冲突返工。SPIM是主模式SPI，带EasyDMA，发送和接收可独立配置缓冲区；TWIM是主模式I²C，同样带EasyDMA。两者都支持低功耗模式，但TWIM在总线挂起时功耗略高，若传感器支持SPI，优先选SPIM可降低平均电流。

UARTE是带EasyDMA的UART，适合与上位机或模块通信。它的关键参数是波特率和流控：高波特率下若没有流控，接收溢出风险明显增加。一个合理的教学示例是：波特率115200、无流控、每包64字节，若主核处理延迟超过约5.5ms就可能丢包；加上RTS/CTS流控后，接收方可以在缓冲区将满时拉高RTS，发送方自动暂停。

四、资源映射的实践检查清单

在工程初期，建议按以下顺序做一次资源映射检查：先确定哪些链路必须走PPI/DPPI，再分配PPI通道；然后列出所有外设的引脚并检查冲突；接着为每个EasyDMA外设分配RAM缓冲区并确认对齐；最后确认RISC-V协处理器与Cortex-M33的共享内存段和IPC中断号。完成这四步后，再开始写驱动，能显著减少后期调试时间。

需要强调的是，nRF54的功耗优势来自“让该睡的都睡”。如果PPI链路没有用起来，或者RISC-V协处理器仍在频繁唤醒主核，那么双核架构的收益就会大打折扣。实际项目中，建议用电流探头或Nordic Power Profiler Kit观察平均电流，若发现空闲电流高于预期，优先检查PPI是否真正接管了数据搬运、主核是否被不必要的中断唤醒。