2. nRF 硬件量产基线检查

nRF 系列（如 nRF52832、nRF52840、nRF5340）在样机阶段“能跑起来”并不等于可以量产。量产基线检查的目标，是在投板前把那些一旦固化到 PCB 上就极难返工的问题提前拦住：射频匹配与天线净空、电源去耦与地回流、晶振负载电容、BOM 长交期与替代料、以及产线可测试性。本节按“原理图评审 → PCB 布局禁忌 → BOM 策略 → DFM/DFT 检查表”的顺序展开，并给出可直接套用的检查项。

一、原理图评审要点

原理图评审不是看连线是否漂亮，而是核对“电气正确性 + 量产可制造性”。对 nRF 器件，重点核对以下几类：

• 电源域与去耦：nRF52840 的 VDD、VDDH、DEC1~DEC6、VDD_nRF 等引脚用途不同，不能混接。DEC 引脚必须按数据手册接对应容值电容到地，且尽量靠近引脚。VDDH 用于高压供电模式时，需确认是否使用内部 DC/DC 还是 LDO，二者外围元件不同。
• DC/DC 与 LDO 选择：使用内部 DC/DC 时，DEC4/DEC5 需接电感与电容；若误按 LDO 模式布线，会出现功耗偏高或启动异常。原理图上应明确标注所选模式，并与固件中的 NRF_POWER->DCDCEN 配置一致。
• 32.768 kHz 与 32 MHz 晶振：低速晶振负载电容需按晶振规格书计算，典型 CL=12.5 pF 时，两颗外接电容约 12~15 pF（需扣除引脚与走线寄生）。高速晶振通常用内部负载电容，需确认 XTALFREQ 与固件配置匹配。
• 调试与烧录接口：SWDIO/SWCLK 需预留上拉/下拉与复位（nRESET）网络，量产烧录建议保留 pogo pin 或测试点，而不是只留排针。
• 天线与匹配网络：π 型匹配（串联 + 并联 + 并联）应预留可调位置，原理图上标注默认值与可替换值，便于后续用网分调试。

二、PCB 布局与射频禁忌

射频性能对布局极其敏感，以下是最常见的“量产级”错误：

• 天线净空不足：芯片天线下方与周围禁止铺铜、走线、放电池或金属件。典型要求天线区域净空 ≥ 5 mm，且天线尽量置于板边。
• 匹配网络远离天线：π 型匹配应紧贴天线馈点，走线尽量短且 50 Ω 控制；匹配元件与天线之间不要插入过孔或长走线。
• 地回流被切断：射频下方需完整地平面，避免被信号线割裂。DC/DC 电感与晶振下方也应保持地完整，减少噪声耦合。
• 晶振靠近芯片：32 MHz 晶振走线尽量短、包地，远离 DC/DC 电感与天线；32.768 kHz 晶振同样远离干扰源。
• 电源去耦就近放置：每个 VDD 引脚的 100 nF 电容应紧贴引脚，先过电容再进引脚，避免长回路。

三、BOM 可采购性与替代料策略

量产 BOM 的核心不是“能买到”，而是“长期能买到且参数一致”。建议按以下维度管理：

替代料验证不能只看“能不能焊上”。以晶振为例，若原厂 CL=12.5 pF，替代料 CL=9 pF，则外接电容需重新计算，否则频偏可能超出 BLE 协议要求的 ±50 ppm。建议在 BOM 中为每颗关键料标注“可替代等级”：A 级可直接替换，B 级需重新匹配，C 级需重新认证。

四、DFM/DFT 检查表

DFM（可制造性）与 DFT（可测试性）决定产线良率与返修成本。以下检查表可直接用于投板前评审：

【DFM 检查】
[ ] 最小线宽/线距 ≥ 板厂能力（如 4/4 mil）
[ ] 过孔孔径与环宽满足工艺
[ ] 阻焊开窗与焊盘匹配，避免立碑
[ ] 拼板方式、Mark 点、工艺边齐全
[ ] 器件间距满足贴片机与返修空间

【DFT 检查】
[ ] SWD 测试点可被 pogo pin 接触
[ ] 电源域可分别测量（预留测试点）
[ ] 射频匹配网络可断开测量
[ ] 关键网络预留 0 Ω 或跳线
[ ] 产线可执行的开短路与电流测试项

下面用一张图概括从原理图到量产基线的关键检查链路与相互约束关系：

把这张图当作评审时的“对照清单”：原理图、PCB、BOM、DFM/DFT 四条线各自闭环后，才谈得上冻结量产基线。任何一条线留下未闭环项，都可能在批量阶段以良率下降、射频不达标或停线的方式暴露出来，而那时的返工成本远高于投板前的一次评审。