2. TRACE32调试系统与目标连接基础
复杂启动故障能否被稳定定位，第一步并不取决于断点设得多巧，而取决于TRACE32与目标芯片之间的物理链路、协议链路和初始化环境是否真正建立。很多“连不上”“一复位就掉线”“多核只停住一个核”的现象，本质上是连接基础没有配对。本节围绕硬件探头、调试接口、目标初始化脚本以及多核/异构连接配置四条主线展开，目标是让读者能独立完成一次可复现的连接搭建，并能判断连接是否处于可信状态。
一、硬件探头：从主机到目标的第一段链路
TRACE32调试系统由运行在主机上的TRACE32软件（PowerView）和硬件探头（Debug Probe/模块）共同组成。主机通过USB 3.0或千兆以太网连接探头，探头再通过目标调试接口连到芯片。常见探头形态包括：
- 通用调试模块：如基于USB的通用探头，支持JTAG/SWD，适合单核MCU与常规SoC。
- 高速/追踪模块：在调试通道之外增加并行追踪（如Aurora、HSSTP）或ETM/ETB采集能力，用于指令流追踪。
- 多核/多目标模块：提供多路调试口或级联能力，用于异构系统同时连接多个核或DSP。
连接前必须确认三件事：探头固件版本与TRACE32软件版本匹配；探头供电方式（目标供电或外部供电）与目标板一致；探头I/O电平（1.8V/3.3V）与目标调试口电平一致。电平不匹配是“能识别ID但读寄存器随机出错”的常见原因。判断探头是否正常，可在PowerView中执行 SYStem.CONFIG 查看探头识别信息，并用 SYStem.Up 观察是否返回错误码。
二、调试接口：JTAG、SWD与ETM的分工
JTAG是边界扫描与调试的基础接口，使用TCK、TMS、TDI、TDO，可选TRST。它通过TAP状态机访问IR/DR，可级联多个器件。SWD是ARM定义的二线接口，仅用SWCLK与SWDIO，引脚少、速率稳定，适合引脚紧张的目标。ETM/ETB/ETR属于追踪通道，不是控制通道：ETM产生指令追踪数据，经ETB（片上缓冲）或ETR（路由到外部）输出，用于分析启动过程中“执行到哪、跳去哪”。
接口选择的核心判断是：控制用JTAG或SWD，观察执行流用ETM/追踪。若目标只支持SWD，则无法使用JTAG级联；若需要多核同时halt，需确认各核是否共享同一JTAG链或各自独立DAP。连接时先降速：将JTAG时钟设为目标可接受的低值（如1MHz），确认 SYStem.Up 成功后再逐步提高，可有效区分“接线问题”与“时序/信号完整性问题”。
三、目标芯片初始化脚本：让调试器“认识”目标
探头连上目标后，TRACE32并不知道目标是什么芯片、时钟多少、内存如何映射。初始化脚本（通常为 .cmm）负责把这些信息告诉调试器。一个可用的最小脚本通常包含：
SYStem.CPU CortexA53
SYStem.JtagClock 10MHz
SYStem.Option ResBreak ON
SYStem.Option EnReset OFF
SYStem.Up
Data.LOAD.Elf app.elf /NoClear
其中 SYStem.CPU 决定寄存器描述与内存映射；SYStem.JtagClock 决定TCK频率；ResBreak 控制复位时是否自动halt；EnReset 决定是否由调试器驱动复位。若目标在启动早期就关闭了调试时钟或进入低功耗，脚本中还需加入时钟/电源域使能序列。判断脚本是否生效，可执行 SYStem.Up 后读取CPU ID寄存器，与芯片手册比对；若ID正确但内存读写出错，则问题多在MMU/缓存或内存映射，而非接口本身。
四、多核与异构系统的连接配置
多核系统常见两种拓扑：共享JTAG链（多个TAP级联）与独立DAP（每核或每簇独立调试口）。共享链需要在脚本中声明IR长度与位置，否则会“只认到第一个核”。独立DAP则需为每个核分别建立SYStem实例。异构系统（如A核+DSP+M核）往往核间时钟、复位域不同，必须分别初始化。
配置多核时，建议按以下顺序操作：先单独连接主核并确认 SYStem.Up 成功；再通过 SYStem.CPU.CORE 或独立配置逐个加入从核；最后用 SYnch 或SMP模式实现同时halt/运行。若某核始终无法halt，优先检查该核是否处于复位保持、时钟关闭或安全域锁定状态，而不是反复调整TCK。多核调试的可信标志是：所有目标核都能被单独选中、单独读写寄存器，且同步halt后各核PC值符合预期启动阶段。
完成上述四步后，TRACE32与目标之间才具备“可观测、可控制、可复现”的连接基础。后续的启动故障定位，都建立在这一基础之上：只有连接可信，断点、追踪和内存访问的结果才可信。