3. 调试接口与协议基础

在嵌入式调试体系中，接口与协议是主机调试器与目标芯片之间沟通的物理与逻辑通道。J-Link 之所以能覆盖从 Cortex-M 到 RISC-V、从 2 线到 5 线的广泛目标，正是因为它对多种调试接口协议都有完整实现。理解这些接口的电气特性、时序约束以及 J-Link 的支持边界，是后续搭建调试链路、排查连接故障、选择合适引脚复用的前提。

一、JTAG：经典 5 线接口的电气与时序

JTAG（IEEE 1149.1）是最早被广泛标准化的调试接口，使用 TCK、TMS、TDI、TDO 四根信号线，加上可选的 TRST 复位线，共 5 线。其核心是一个 TAP（Test Access Port）状态机，由 TMS 在 TCK 上升沿采样决定状态迁移，TDI 在状态机进入 Shift-IR/Shift-DR 时逐位移入指令或数据，TDO 在相应状态逐位移出。

电气上，JTAG 信号为单端 CMOS 电平，逻辑电平跟随目标 I/O 电压 VDDIO，常见 1.8V、3.3V、5V。J-Link 的 VTref 引脚必须接到目标参考电压，调试器据此调整输出电平并判断目标是否上电。TCK 频率是 JTAG 最关键的时序参数：J-Link 支持从 5 kHz 到数十 MHz 的可调时钟，实际可用上限受目标 TAP 控制器建立/保持时间、PCB 走线长度和信号完整性限制。经验上，长排线或飞线场景建议将 TCK 降到 1 MHz 以下；板载短线可尝试 4～10 MHz。若出现“无法识别 IDCODE”或“IR/DR 扫描不稳定”，优先降低 TCK 并检查 TDO 是否有上拉。

二、SWD：2 线接口的时序与电气约束

SWD（Serial Wire Debug）是 ARM 为 Cortex 系列定义的两线协议，仅需 SWCLK 和 SWDIO，其中 SWDIO 为双向半双工。它通过“线协议”完成请求包与应答包的交互：主机在 SWCLK 上升沿驱动 SWDIO 发送 8 位请求，目标在随后周期通过 SWDIO 返回 3 位 ACK 及 32 位数据。相比 JTAG，SWD 引脚更少、时序更简单，且在高速下更稳定，因此成为 Cortex-M 的首选调试接口。

SWD 的电气特性与 JTAG 类似，但双向线对驱动能力与上拉更敏感。SWDIO 通常需要 10kΩ 左右上拉，SWCLK 建议下拉，以避免目标复位期间误触发。J-Link 对 SWD 的时钟同样可调，且支持“SWD 多 drop”模式，可在同一对 SWCLK/SWDIO 上挂接多个 DP（调试端口），通过 DP 的 INSTANCE ID 区分。实际配置中，若目标处于低功耗模式导致 SWDIO 被拉低，可启用 J-Link 的“connect under reset”策略，在复位释放前建立连接。

三、SWO：单线跟踪输出的信号链

SWO（Serial Wire Output）不是独立的调试接口，而是 SWD 的补充通道，利用 Cortex-M 的 ITM（Instrumentation Trace Macrocell）和 DWT 将 printf 风格日志、事件计数、PC 采样等以单线异步方式输出。SWO 引脚通常与 JTAG 的 TDO 复用，因此使用 SWO 时往往占用 SWD + SWO 共 3 线。

SWO 的电气特性是单端异步串行，波特率由目标 ITM 的 TRACECLK 分频得到，J-Link 需配置相同的 SWO 速度（如 4 MHz、8 MHz）。时序约束在于：SWO 波特率必须与目标 TRACECLK 及分频系数严格匹配，否则出现乱码或丢包；同时 SWO 依赖 SWCLK 作为参考时钟，SWCLK 必须保持运行。J-Link 支持在 J-Link Commander 或 IDE 中设置 SWO 速度，并可通过 SWO Viewer 实时查看 ITM 通道 0 的日志。若日志断续，应检查目标是否在低功耗下关闭了 TRACECLK，或 SWO 引脚是否被复用为普通 GPIO。

四、cJTAG：2 线 JTAG 的兼容方案

cJTAG（IEEE 1149.7）是 JTAG 的 2 线压缩版本，使用 TCKC 和 TMSC 两根线，兼容原有 TAP 状态机，同时支持星型拓扑和多 TAP 扫描。它在电气上仍是单端 CMOS，但通过“在线”与“离线”两种模式切换，实现 2 线或 4 线自适应。J-Link 对 cJTAG 的支持取决于具体型号与固件版本，通常在中高端型号中提供，配置时需在连接设置中显式选择 cJTAG 并指定 TCKC/TMSC 引脚。

五、J-Link 支持矩阵与选型建议

不同 J-Link 型号对接口的支持存在差异。基础版 J-Link BASE 支持 JTAG、SWD、SWO；J-Link PLUS 增加更多协议与更高时钟；J-Link ULTRA+ 和 PRO 则支持 cJTAG、ETB/ETM 等高级跟踪。选择时需同时考虑目标内核、引脚复用、时钟上限和是否需要流跟踪。下表给出常见接口与 J-Link 支持的对应关系，供选型参考。

综合来看，JTAG 与 SWD 是日常调试的两大主力，SWO 负责日志与跟踪，cJTAG 则在引脚受限时提供折中方案。掌握每种接口的电气参考、时钟约束和 J-Link 支持范围，才能在面对不同目标板时快速确定连接策略，并在出现连接失败、日志乱码或跟踪丢失时，按“电压—时钟—协议—引脚复用”的顺序逐层排查。