4. 时钟系统与低功耗设计

STM32MP 系列（以 STM32MP157 为例）的时钟系统是低功耗设计的“总闸门”。CPU 内核、AXI/AHB/APB 总线、DDR、外设都挂在同一棵时钟树上，任何一路时钟的频率、来源或开关状态变化，都会直接改变动态功耗。理解时钟树，本质上就是理解“谁在给谁供时钟、频率怎么来、什么时候可以关”。

一、时钟树的三层结构

STM32MP1 的时钟树可以按“源—分配—门控”三层来理解。最上层是时钟源：外部晶振 HSE（常见 24 MHz）、内部高速 RC 振荡器 HSI（64 MHz）、内部低速 RC 振荡器 CSI（4 MHz）、外部低速晶振 LSE（32.768 kHz）以及内部低速 RC 振荡器 LSI（约 32 kHz）。中间层是 PLL 与多路选择器（MUX），负责把源频率倍频、分频后分配给各总线域。最下层是外设时钟门控，通过 RCC 寄存器按位开关每个外设的时钟。

需要特别区分两个域：MCU 子系统（Cortex-M4、部分低速外设）和MPU 子系统（Cortex-A7、DDR、GPU、显示等）。两者有独立的时钟分支，低功耗策略也分别设计。例如在“MCU 运行、MPU 待机”的场景下，可以只保留 MCU 子系统的时钟，把 A7 相关 PLL 关闭。

STM32MP1 时钟树与低功耗门控示意 HSE 24 MHz 外部晶振（高精度） HSI 64 MHz 内部 RC（快速启动） CSI 4 MHz 内部 RC（低功耗） LSE 32.768 kHz RTC / 低功耗唤醒 LSI ~32 kHz 看门狗 / 备份域 PLL 与 MUX 分配层 PLL1 (A7 内核) DIVM×DIVN/DIVP PLL2 (AXI/DDR) DIVM×DIVN/DIVP PLL3 (外设/GPU) DIVM×DIVN/DIVQ PLL4 (MCU 子系统) 供 M4 / APB MUX 时钟源切换 HSE/HSI/CSI 动态选择 Cortex-A7 内核 ACLK ≤ 650 MHz AXI / AHB 总线 HCLK ≤ 266 MHz APB1/2/3/4 外设 PCLK ≤ 133 MHz Cortex-M4 内核 MCU 子系统时钟 DDR / GPU / 显示 高带宽时钟域 外设时钟门控 USART1 时钟使能 I2C1 时钟使能 SPI1 时钟使能 ADC 时钟使能 ETH 时钟使能 未用外设 → 关闭 低功耗要点： ① 运行态优先用 HSE+PLL 保证精度；② 待机态切到 HSI/CSI 并关闭 PLL；③ 停止态仅保留 LSE/LSI 供 RTC 与唤醒源； ④ 外设时钟按需使能，未用外设一律关闭；⑤ 总线分频在满足性能前提下尽量降低 HCLK/PCLK。

二、PLL 与分频器配置

PLL 的配置围绕三个参数展开：输入分频 DIVM、倍频 DIVN、输出分频 DIVP/DIVQ/DIVR。以 PLL1 为例，若 HSE=24 MHz，DIVM=3，DIVN=100，DIVP=2，则 VCO 频率 = 24/3×100 = 800 MHz，PLL1_P = 800/2 = 400 MHz，可作为 A7 内核时钟。配置时必须满足数据手册约束：VCO 输入频率通常要求在 1～16 MHz，VCO 输出频率在 800～1600 MHz 之间，否则 PLL 无法锁定。

分频器则负责把 PLL 输出进一步降到各总线可接受的范围。AXI 总线一般不超过 266 MHz，APB 总线不超过 133 MHz。实际工程中常用“先算目标频率，再反推分频比”的方式。例如需要 AXI=200 MHz，PLL2_P=800 MHz，则 AXI 分频系数取 4。配置顺序上，应先切换时钟源到 HSI 作为临时时钟，再修改 PLL 参数，等待 PLL 锁定标志（PLLx_RDY）置位后，才把系统时钟切回 PLL，避免运行中失锁导致总线挂死。

三、低功耗时钟源切换

低功耗场景下，时钟源切换的核心思路是“用精度换功耗”。HSE 晶振精度高但起振慢、功耗大；HSI 启动快但精度约 ±1%；CSI 功耗最低但精度约 ±5%；LSE/LSI 则用于 RTC 和备份域。典型切换路径是：运行态使用 HSE+PLL，进入低功耗前切到 HSI 或 CSI，关闭 PLL 和 HSE，仅保留低速时钟维持唤醒逻辑。

切换时要注意两点：一是切换前必须确认目标时钟已稳定（HSI_RDY、CSI_RDY 等标志置位）；二是如果外设（如 UART、SPI）正在使用被切换的时钟，必须先停止这些外设或重新配置其时钟源，否则会出现波特率漂移或通信错误。在 STM32MP1 中，部分外设支持独立时钟源选择（如 UART 可选 HSI、CSI 或 APB 时钟），这为低功耗设计提供了更细粒度的控制。

四、外设时钟门控策略

外设时钟门控是最直接、最有效的动态功耗优化手段。STM32MP1 通过 RCC_MP_APBxENSETR / ENCLRR 等寄存器按位控制每个外设的时钟。原则很简单：不用就关，用前再开。例如初始化 USART1 时先置位 USART1EN，通信结束后清除该位；ADC 仅在采样期间使能时钟，采样完成立即关闭。

但门控并非“关得越多越好”。需要注意：某些外设关闭时钟后，其寄存器配置会丢失，重新使能后需要重新初始化；DMA 与外设联动时，若提前关闭外设时钟，可能导致 DMA 传输异常；调试期间关闭调试组件时钟会导致无法连接。因此建议在低功耗进入前，按“先停外设、再关时钟、最后切时钟源”的顺序操作，退出时反向恢复。

实践建议：在 STM32CubeMX 的 Clock Configuration 界面中，可以直观看到各总线频率和 PLL 分频关系。配置完成后，生成的 RCC 初始化代码会包含 PLL 参数和分频系数，建议对照数据手册逐项核对 VCO 频率范围与总线上限，避免“能编译但跑飞”的隐性错误。

五、配置示例与判断依据

下面给出一段基于 HAL 库的 PLL1 配置片段（参数为教学示例，非实测值）：

RCC_OscInitTypeDef osc = {0};
osc.OscillatorType = RCC_OSCILLATORTYPE_HSE;
osc.HSEState = RCC_HSE_ON;
osc.PLL.PLLState = RCC_PLL_ON;
osc.PLL.PLLSource = RCC_PLLSOURCE_HSE;
osc.PLL.PLLM = 3;      // 24 MHz / 3 = 8 MHz
osc.PLL.PLLN = 100;    // 8 MHz × 100 = 800 MHz (VCO)
osc.PLL.PLLP = 2;      // 800 / 2 = 400 MHz → A7
osc.PLL.PLLQ = 4;      // 800 / 4 = 200 MHz → AXI
osc.PLL.PLLR = 2;      // 800 / 2 = 400 MHz → 备用
HAL_RCC_OscConfig(&osc);

RCC_ClkInitTypeDef clk = {0};
clk.ClockType = RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK
              | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;
clk.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
clk.AHBCLKDivider = RCC_SYSCLK_DIV2;   // 200 MHz
clk.APB1CLKDivider = RCC_HCLK_DIV2;    // 100 MHz
clk.APB2CLKDivider = RCC_HCLK_DIV2;    // 100 MHz
HAL_RCC_ClockConfig(&clk, FLASH_LATENCY_4);

判断配置是否成功，主要看三个标志：PLL1_RDY 是否置位、SYSCLK 切换状态位是否指向 PLL、以及各总线实际频率是否与预期一致。若 PLL 未锁定就切换系统时钟，芯片会停留在 HSI 上运行，表现为“程序能跑但速度明显偏慢”，这是调试中常见的隐性故障。

综合来看，STM32MP1 的低功耗时钟设计可以归纳为一条主线：运行态保精度、待机态降频率、停止态关 PLL、外设按需门控。把这四件事做扎实，动态功耗通常能有明显下降，同时不影响系统功能和唤醒响应。

← 上一章 📖 返回目录 下一章 →