4. STM32MP硬件设计认证合规要点
STM32MP系列（如STM32MP157、STM32MP135）作为面向工业与消费类的异构多核处理器，其硬件设计一旦进入认证阶段，整改成本往往远高于设计阶段的一次性投入。认证前置设计约束的核心思想是：把EMC、ESD、安规、射频与电源完整性（PI）的要求，提前转化为原理图符号、网络命名、叠层参数、布局规则和约束管理器中的可执行条目，而不是等样机送检后再靠加磁珠、贴铜箔来补救。
一、认证前置约束的总体框架
STM32MP的认证通常涉及EMC（EN 55032/55035、CISPR 32）、ESD（IEC 61000-4-2）、安规（IEC 62368-1）、射频（若集成Wi-Fi/BT模块，需符合EN 300 328、FCC Part 15.247）以及电源完整性（纹波、瞬态响应、去耦阻抗）。这些要求并非孤立，而是通过“接口—滤波—参考地—电源—时钟”五条链路相互耦合。下图给出认证前置约束在原理图与PCB之间的映射关系，可作为设计评审时的检查骨架。
二、EMC前置约束：从接口到叠层
STM32MP的EMC问题主要集中在高速接口（USB、Ethernet、SDIO）和开关电源（DCDC）两个源头。原理图阶段应完成三件事：第一，为所有对外接口预留共模电感位置，例如USB 2.0差分对选用90Ω共模阻抗的器件，Ethernet选用100Ω共模阻抗；第二，在DCDC输入端放置π型滤波（10µF + 磁珠 + 0.1µF），磁珠在100MHz处阻抗建议≥600Ω；第三，为时钟输出串联22Ω~33Ω端接电阻，抑制振铃。
PCB阶段的关键是叠层设计。以四层板为例，推荐叠层为：Top（信号）—GND（完整平面）—Power（电源平面）—Bottom（信号）。STM32MP的DDR3/DDR3L走线必须参考完整地平面，单端阻抗50Ω，差分100Ω。若使用六层板，可将高速信号层夹在两个地平面之间，进一步降低辐射。实际评审时，可用约束管理器检查“参考平面是否连续”这一项，凡是跨分割的走线必须改层或增加缝合电容。
三、ESD前置约束：防护器件的选型与布局
ESD防护的核心是“泄放路径短、钳位电压低、结电容不影响信号”。以STM32MP的USB OTG接口为例，若选用TVS二极管阵列，需满足：工作电压5V，钳位电压在8/20µs波形下≤12V，结电容≤1pF（USB 2.0高速）。对于Ethernet接口，由于差分对速率较低，可选用结电容≤3pF的TVS。RS-485/CAN接口则需选用双向TVS，钳位电压根据收发器耐压选择。
布局上，TVS必须放在连接器与芯片之间，且尽量靠近连接器。TVS的地引脚应以最短路径连接到接口地，再通过单点连接与数字地汇合。若TVS地引脚走线过长，ESD电流会在走线电感上产生压降，导致芯片引脚承受更高电压。一个可执行的检查项是：TVS地回路面积≤5mm²，走线宽度≥0.5mm。
四、安规前置约束：间距与隔离
若STM32MP板卡涉及市电输入或高压接口，安规要求直接约束PCB布局。IEC 62368-1对爬电距离和电气间隙有明确分级：对于工作电压≤250Vrms、污染等级2、材料组IIIa的场合，基本绝缘的爬电距离≥1.5mm，电气间隙≥1.5mm；加强绝缘则翻倍。实际设计中，常取6mm以上作为高压区与低压区的隔离带，并在PCB上开槽以增加爬电距离。
原理图阶段应明确标注“高压区”和“低压区”，并在网络命名中体现，例如“AC_L”“AC_N”“HV_DC”。PCB布局时，高压区与低压区之间不得走任何信号线，隔离带内不得铺铜。若使用光耦或数字隔离器，其两侧的爬电距离也需满足对应绝缘等级。
五、射频前置约束：模块与天线
若STM32MP搭配Wi-Fi/BT模块（如Murata、u-blox），射频认证要求模块本身已通过FCC/CE，但整机仍需满足带外杂散限值。前置约束包括：模块下方禁止走线，天线区域净空≥5mm，天线馈线50Ω阻抗控制，馈线周围包地并打屏蔽过孔。若使用PCB天线，需按模块厂商提供的参考设计尺寸复制，不得随意缩短或改变形状。
电源完整性对射频影响显著。Wi-Fi模块的电源引脚需单独滤波，建议使用π型滤波（1µF + 磁珠 + 0.1µF），磁珠在2.4GHz处阻抗≥1kΩ。模块的使能引脚和复位引脚应远离高速信号，避免耦合噪声导致射频性能下降。
六、电源完整性前置约束：去耦与纹波
STM32MP的电源域较多，包括VDD、VDDCORE、VDDA、VDD_DDR等。以VDDCORE为例，其典型电流可达1A以上，纹波要求≤30mVpp。去耦网络应遵循“大电容储能、小电容高频”的原则：每个电源引脚放置0.1µF，每两个引脚放置1µF，电源入口放置10µF。电容的等效串联电感（ESL）是关键，建议使用0402或0201封装，过孔尽量短而宽。
PCB布局时，去耦电容应放在芯片背面或同层靠近引脚处，过孔到电容焊盘的距离≤2mm。电源平面与地平面之间应尽量薄，以增加平面电容。若使用DCDC，其开关节点（SW）走线应短而宽，反馈走线远离SW节点，避免噪声耦合。
认证前置设计约束的本质，是把测试标准翻译成设计规则。STM32MP的硬件设计者应在原理图阶段就完成防护器件选型、滤波网络设计和电源域划分，在PCB阶段用约束管理器固化叠层、阻抗、间距和布局规则。这样，样机送检时才能把整改次数控制在最低，而不是在实验室里反复拆焊。