1. 课程导入
各位工程师朋友，大家好。我是老周，在嵌入式硬件这行摸爬滚打了十几年。今天咱们开始这门课，第一讲，我想聊聊我这些年最深的体会——低功耗、EMC和测试策略，这三个东西，其实是绑在一起的。
你可能会问：“老周，这三者有啥关系？低功耗不就是省电吗？EMC不就是过认证吗？”
嗯，刚开始我也是这么想的。直到有一次，我负责一个手持医疗设备项目。功耗压到微安级，结果辐射发射超标6dB。改EMC吧，加滤波、加屏蔽，功耗又上去了。来回折腾了三个月，最后老板拍桌子：“你们到底能不能搞定？”
那次之后我才明白——低功耗和EMC不是选择题，而是同一道题的两个面。而测试策略，就是解题的思路。
1.1 为什么是“铁三角”？
咱们先看一张图，把这三者的关系理清楚。
说白了，低功耗和EMC是一对天生的冤家。你想想看：
- 低功耗要求芯片尽量不工作、少工作、慢工作
- EMC要求信号边沿陡峭、驱动能力强、滤波网络完整
这两条路，方向是反的。我见过太多项目，低功耗做得好好的，一测EMC就崩。反过来，EMC过了，电池续航直接砍半。
核心观点：低功耗和EMC不是先后关系，而是并行设计关系。测试策略就是那个“和事佬”，帮你在两者之间找到最优解。
1.2 低功耗设计的三个层次
做低功耗，不能只盯着芯片的数据手册看。我个人习惯把低功耗分成三个层次：
| 层次 | 关注点 | 典型手段 | 我踩过的坑 |
|---|---|---|---|
| 芯片级 | MCU/SoC自身功耗 | 睡眠模式、时钟门控、动态调压 | 某款MCU标称1μA，实际唤醒后漏电10μA |
| 电路级 | 外围器件功耗 | 电源轨切换、负载开关、分时供电 | 传感器没断电，待机多耗了50μA |
| 系统级 | 软件与硬件协同 | 事件驱动、任务调度、低功耗协议 | 中断频繁唤醒，平均功耗翻倍 |
这里有个关键点——芯片级功耗再低，也架不住系统级设计烂。我曾经有个项目，MCU休眠功耗只有2μA，但外围的运放、ADC、无线模块加起来，待机功耗直接飙到200μA。后来加了负载开关，才把功耗压下来。
小技巧：画原理图时，在每个外设的电源路径上预留一个0Ω电阻。调试时焊上，测功耗；量产时根据实测结果决定是否保留。这个习惯帮我省了不少事。
1.3 EMC设计的三个维度
EMC这东西，很多人觉得玄乎。其实没那么复杂，就三个维度：
- 辐射发射（RE）——你的板子是个小天线，往外发射电磁波
- 传导发射（CE）——噪声沿着电源线、信号线往外跑
- 抗扰度（EMS）——外面来的干扰，你的板子扛不扛得住
你想想看，低功耗设计里，我们经常用间歇工作来省电。比如传感器每10秒采集一次，平时睡觉。但每次唤醒，电流从几μA跳到几十mA，这个跳变本身就是个巨大的EMI源。
我记得有个项目，无线抄表模块，功耗压得特别低，平均电流不到10μA。结果EMC测试时，辐射发射超标12dB。查了半天，发现是DC-DC在轻载时的间歇振荡模式（PFM）产生的谐波。后来强制改成PWM模式，EMC过了，但功耗多了30%。
你看，这就是典型的低功耗与EMC的冲突。
注意：不要等到EMC测试失败才去整改。那时候PCB已经定型，能改的空间很小。我建议在原理图阶段就把EMC裕量留出来，比如时钟信号预留RC滤波位置、电源入口预留共模扼流圈焊盘。
1.4 测试策略：贯穿始终的“裁判”
测试策略不是最后才做的事。我个人的做法是：
- 原理图阶段：做功耗预算，同时评估EMC风险点
- PCB布局阶段：用仿真工具看电源完整性，提前发现回流路径问题
- 样板调试阶段：先测功耗，再测EMC预扫描
- 小批量阶段：做全项EMC认证测试，同时验证电池续航
这里有个表格，是我常用的测试策略对照表：
| 阶段 | 低功耗测试项 | EMC测试项 | 关键指标 |
|---|---|---|---|
| 原理图评审 | 静态功耗估算 | 信号边沿速率评估 | tr/tf < 5ns需注意 |
| PCB投板前 | 电源轨仿真 | 回流路径检查 | 环路面积 < 1cm² |
| 样板调试 | 各模式功耗实测 | 近场探头扫描 | 热点定位 |
| 小批量验证 | 电池续航测试 | 3米法暗室测试 | 余量 > 6dB |
我的经验：测试策略的核心不是“测什么”，而是“什么时候测”。越早发现问题，改造成本越低。等产品送到认证实验室再发现问题，改一次PCB至少两周，费用上万。
1.5 本章小结
好了，第一讲就到这里。咱们把“铁三角”的概念理清楚了：
- 低功耗和EMC是相互制约的，不能分开设计
- 测试策略是贯穿整个开发过程的“裁判”
- 越早发现问题，成本越低，效率越高
后面的课程，我会带着大家一步步深入。从低功耗的电路设计技巧，到EMC的整改实战，再到完整的测试流程。每个知识点我都会结合自己踩过的坑来讲，希望能帮你少走弯路。