2. RISC-V指令集架构基础
RISC-V 的“基础”并不是一堆零散指令的集合，而是一套可裁剪、可扩展、可验证的规范体系。理解 RV32I/RV64I、寄存器组织、指令格式、寻址模式、特权架构与 CSR，是后续编写启动代码、移植操作系统、开发驱动与调试异常的前提。本节从程序员可见的机器模型出发，把这些概念串成一条可落地的知识链。
一、RV32I 与 RV64I：同一套 ISA 的两种 XLEN
RV32I 与 RV64I 同属基础整数指令集，核心区别在于整数寄存器宽度 XLEN：RV32I 的 XLEN=32，RV64I 的 XLEN=64。两者共享相同的寄存器编号、指令编码风格与加载/存储语义，但 RV64I 增加了若干字/双字操作指令，例如 LWU、LD、SD、ADDIW、SLLIW 等，用于在 64 位地址空间与 32 位数据之间安全转换。RV32I 的地址空间为 4GiB，RV64I 则面向更大物理内存与虚拟地址空间。
需要特别注意的是，RV64I 并非简单地把 RV32I 的寄存器“加宽”。在 RV64I 中，ADD 是 64 位加法，而 ADDIW 只取低 32 位并符号扩展回 64 位；LW 加载 32 位并符号扩展，LWU 则零扩展。这些细节直接影响 C 语言中 int、long、指针的运算结果，也是移植时最容易出错的地方。
二、寄存器组织：32 个通用寄存器与 ABI 约定
RISC-V 基础整数指令集定义 32 个通用寄存器 x0～x31，其中 x0 恒为 0，写入被忽略，读取永远返回 0。此外还有程序计数器 pc，它不占用通用寄存器编号。汇编程序员通常使用 ABI 名称，例如 zero、ra、sp、a0～a7、t0～t6、s0～s11。这些名称不是硬件强制，而是调用约定，用于函数调用、参数传递与栈帧管理。
| 寄存器 | ABI 名 | 用途 | 调用约定 |
|---|---|---|---|
| x0 | zero | 常量 0 | 只读，恒为 0 |
| x1 | ra | 返回地址 | 调用者保存 |
| x2 | sp | 栈指针 | 被调用者保存 |
| x5-x7 | t0-t2 | 临时寄存器 | 调用者保存 |
| x8 | s0/fp | 保存寄存器/帧指针 | 被调用者保存 |
| x10-x17 | a0-a7 | 参数/返回值 | 调用者保存 |
| x28-x31 | t3-t6 | 临时寄存器 | 调用者保存 |
sp 必须 16 字节对齐；RV64I 中栈帧通常按 16 字节对齐，但 ABI 允许更严格的对齐要求。编写汇编入口时，先设置 sp 再调用 C 函数，是最常见的启动步骤。三、指令格式：六种基本编码与立即数拼接
RISC-V 基础指令采用定长 32 位编码，分为 R、I、S、B、U、J 六种格式。它们共享 opcode、rd、funct3、rs1、rs2、funct7 等字段，但立即数的位置和拼接方式不同。R 型用于寄存器-寄存器运算，如 ADD；I 型用于立即数运算与加载，如 ADDI、LW；S 型用于存储，如 SW；B 型用于条件分支，如 BEQ；U 型用于高位立即数，如 LUI、AUIPC；J 型用于跳转，如 JAL。
立即数在编码中并非连续存放，而是分散在多个位域中。例如 B 型立即数的第 0 位恒为 0，第 12 位来自指令第 31 位，这种设计是为了让硬件译码更规整。理解这一点，有助于阅读反汇编、编写汇编器或分析指令编码。
# RV32I 典型指令编码示例
# ADDI x5, x6, 10
# opcode=0010011, funct3=000, rd=5, rs1=6, imm=10
# 机器码：00A30293
# LW x7, 4(x8)
# opcode=0000011, funct3=010, rd=7, rs1=8, imm=4
# 机器码：00442383
# BEQ x5, x6, label
# opcode=1100011, funct3=000, rs1=5, rs2=6, imm=offset
四、寻址模式：从立即数到 PC 相对
RISC-V 的寻址模式简洁而正交，主要包括：立即数寻址（ADDI）、寄存器寻址（ADD）、基址加偏移（LW/SW）、PC 相对寻址（AUIPC + ADDI、JAL、分支）。其中，基址加偏移用于访问结构体成员和数组元素；PC 相对用于位置无关代码，是链接器生成重定位信息的基础。
以 AUIPC 为例，它把 20 位立即数左移 12 位后加到 pc 上，常与 ADDI 或加载指令配合，形成 32 位地址。这种“高位 + 低位”的组合方式，使 RV32I 能在 4GiB 空间内灵活寻址，同时保持指令长度固定。
五、特权架构与 CSR：从 M 模式到 S/U 模式
RISC-V 特权架构定义了三个特权级：机器模式（M）、监督模式（S）和用户模式（U）。M 模式最高，负责启动、异常入口和物理内存保护；S 模式通常运行操作系统内核；U 模式运行应用程序。特权级切换通过异常、中断和 ECALL、EBREAK、MRET、SRET 等指令完成。
CSR（控制和状态寄存器）是特权架构的核心接口，使用 CSRRW、CSRRS、CSRRC 及其立即数形式读写。常见 CSR 包括 mstatus、mtvec、mepc、mcause、mie、mip、satp、sstatus、stvec、sepc、scause 等。它们记录异常原因、返回地址、中断使能与地址翻译状态。
# 读取 mcause 到 a0
csrr a0, mcause
# 设置 mtvec 为 trap_handler
la t0, trap_handler
csrw mtvec, t0
# 使能 M 模式定时器中断
li t0, 0x80
csrs mie, t0
六、案例与复盘：从启动到异常处理
在一个典型的 RISC-V SoC 启动流程中，复位后 CPU 进入 M 模式，pc 指向复位向量。启动代码首先设置 sp、gp，然后初始化 mtvec 指向异常入口，配置 mie 与 mstatus，最后跳转到 C 语言入口。当发生中断时，硬件保存 mepc、mcause，跳转到 mtvec；软件根据 mcause 判断原因，处理完毕后执行 MRET 返回。
常见误区有三：一是把 x0 当作普通寄存器写入，导致结果不可预期；二是忽略 RV64I 中 LW 与 LWU 的符号扩展差异，造成指针运算错误；三是在未设置 mtvec 的情况下使能中断，导致异常入口指向未知地址。复盘时应重点检查寄存器 ABI 使用、CSR 配置顺序与异常返回地址。