3. 地址空间与翻译模型
页表结构这东西，说白了就是SMMU的"翻译官"。它负责把设备发出来的IO虚拟地址，一步步翻译成物理地址。我刚开始接触SMMU时，最头疼的就是Stage-1和Stage-2这两套页表到底怎么配合。今天咱们就把这事彻底捋清楚。
3.1 为什么需要两阶段页表？
你想想看，虚拟化场景下，Guest OS有自己的虚拟地址空间，Hypervisor又有自己的物理地址空间。如果只用一套页表，根本管不过来。
Stage-1页表负责：VA → IPA（虚拟地址 → 中间物理地址）
Stage-2页表负责：IPA → PA（中间物理地址 → 真实物理地址）
两阶段组合起来，就是完整的 VA → IPA → PA 翻译路径。
核心概念：Stage-1是给Guest OS用的，Stage-2是给Hypervisor用的。两者独立配置，互不干扰。
3.2 Stage-1页表详解
Stage-1页表的结构，和ARMv8的常规页表几乎一样。它支持三种粒度：4KB、16KB、64KB。我个人习惯用4KB粒度，兼容性最好。
Stage-1页表的层级结构如下：
| 层级 | 页表级别 | 覆盖范围 | 描述 |
|---|---|---|---|
| L0 | PGD | 512GB | 顶级页表，指向下一级 |
| L1 | PUD | 1GB | 二级页表，可映射大页 |
| L2 | PMD | 2MB | 三级页表，可映射中等页 |
| L3 | PTE | 4KB | 叶子页表，最终映射 |
每个页表项（PTE）里，除了物理地址外，还有一堆控制位。比如：
- AP[2:1]：访问权限控制（读/写/执行）
- AF：访问标志位（硬件自动置位）
- SH：共享属性（非共享/内部共享/外部共享）
- AttrIndx：内存属性索引（指向MAIR寄存器）
经验之谈：我在调试一个GPU驱动时，发现Stage-1页表的AF位没置位，导致SMMU一直报访问错误。后来在页表遍历时手动置位AF，问题就解决了。嗯，这个小细节很容易被忽略。
3.3 Stage-2页表详解
Stage-2页表是Hypervisor的专属工具。它和Stage-1结构类似，但多了几个关键字段：
- VTTBR_EL2：Stage-2页表基地址寄存器
- VTCR_EL2：Stage-2页表控制寄存器
- IPA：中间物理地址，作为Stage-2的输入
Stage-2页表项里，有个非常重要的字段叫 MemAttr。它控制着IPA到PA映射时的内存属性。我曾经遇到过一个性能问题，就是因为Stage-2的MemAttr设成了非缓存模式，导致DMA性能暴跌。
避坑指南：我曾经在虚拟化场景下，Stage-2页表的MemAttr没和Stage-1的AttrIndx对齐，结果SMMU直接报地址翻译错误。记住：两阶段的内存属性必须一致，否则SMMU会认为属性冲突。
3.4 组合转换：两阶段如何协同？
组合转换，就是把Stage-1和Stage-2串起来。流程如下：
- 设备发起DMA请求，带上VA
- SMMU用Stage-1页表，把VA翻译成IPA
- SMMU用Stage-2页表，把IPA翻译成PA
- 最终PA发给内存控制器
这里有个关键点：Stage-1的输出IPA，就是Stage-2的输入。两者必须无缝衔接。
组合转换的配置方式有两种：
| 模式 | 配置方式 | 适用场景 |
|---|---|---|
| 独立配置 | Stage-1和Stage-2分别设置基地址 | 虚拟化场景，Guest和Host独立管理 |
| 联合配置 | 通过S2CR寄存器统一控制 | 非虚拟化场景，简化配置 |
性能要点：组合转换时，TLB会缓存两阶段的翻译结果。如果Stage-1和Stage-2的页表粒度不一致，TLB命中率会下降。我建议尽量保持粒度一致，比如都用4KB。
3.5 组合转换的TLB行为
TLB在组合转换下，有两种缓存模式：
- 合并缓存：VA→PA的完整翻译结果一起缓存
- 分离缓存：VA→IPA和IPA→PA分别缓存
合并缓存的命中率高，但TLB项占用的空间大。分离缓存更灵活，但需要两次查表。我一般在延迟敏感的场景用合并缓存，在吞吐量敏感的场景用分离缓存。
调优技巧：你可以通过SMMU的SMMU_TLBIIPA寄存器，单独无效化Stage-2的TLB项。这在虚拟机迁移时特别有用，不用清空整个TLB。
3.6 实战：配置一个简单的组合转换
下面是一个配置示例，展示如何设置Stage-1和Stage-2页表：
// 配置Stage-1页表基地址
write_register(SMMU_S1CR, 0x1000); // 基地址0x1000
write_register(SMMU_S1TCR, 0x10); // 4KB粒度，4级页表
// 配置Stage-2页表基地址
write_register(SMMU_S2CR, 0x2000); // 基地址0x2000
write_register(SMMU_S2TCR, 0x10); // 4KB粒度，4级页表
// 启用组合转换
write_register(SMMU_CR0, 0x3); // 同时启用Stage-1和Stage-2这段代码里，SMMU_S1CR和SMMU_S2CR分别设置两阶段页表的基地址。SMMU_CR0的bit0和bit1分别控制Stage-1和Stage-2的使能。
注意：配置顺序很重要。必须先配好页表，再使能SMMU。我曾经在调试时先使能了SMMU，再配页表，结果SMMU直接挂死。嗯，这个坑我踩过。
3.7 组合转换的性能调优
组合转换的性能瓶颈，通常出现在TLB缺失和页表遍历上。我总结了几条调优经验：
- 减少页表层级：能用大页就用大页，减少TLB缺失次数
- 对齐页表粒度：Stage-1和Stage-2用相同粒度，提高TLB命中率
- 预取TLB项：通过SMMU的TLB预取功能，提前加载常用翻译
- 避免属性冲突：两阶段的内存属性和共享属性必须一致
性能数据：在我之前的一个项目中，把Stage-1和Stage-2的粒度都统一成2MB大页后，TLB缺失率从15%降到了3%，DMA吞吐量提升了40%。
3.8 知识结构图
下面这张图展示了Stage-1、Stage-2和组合转换的完整流程：
3.9 常见问题与避坑
最后，我整理了几个常见问题，都是我在项目中踩过的坑：
| 问题 | 原因 | 解决方案 |
|---|---|---|
| Stage-1翻译失败 | 页表基地址未对齐 | 确保基地址按页表粒度对齐 |
| Stage-2翻译失败 | IPA超出Stage-2映射范围 | 检查Stage-2页表覆盖范围 |
| 组合转换性能差 | 两阶段粒度不一致 | 统一使用相同粒度 |
| TLB缺失频繁 | 页表层级过多 | 使用大页减少层级 |
最后提醒：调试组合转换时，建议先用SMMU的调试模式，单步观察VA→IPA→PA的翻译结果。等确认无误后，再切换到正常模式。这样能省去很多排查时间。