首页
›
嵌入式与底层系统
›
045-RISC-V系统软件与特权架构
›
《RISC-V缓存一致性协议与存储层次设计实战工程》
VIP19
本课程属于:045-RISC-V系统软件与特权架构
嵌入式与底层系统 · 共 19 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
RISC-V缓存一致性协议与存储层次设计实战工程
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=学习目标 · RISC-V存储层次与缓存一致性的整… · 课程实战项目介绍
课程导入
目标=学习目标
02
存储层次基础
目标=存储墙问题 · 局部性原理 · 缓存基本概念
存储层次基础
目标=存储墙问题
03
缓存基础与映射方式
目标=直接映射 · 组相联 · 全相联
缓存基础
映射方式
04
RISC-V缓存结构设计
目标=L1/L2/L3缓存组织 · 多级缓存层次 · 私有与共享缓存
RISC-V
缓存结构设计
05
缓存一致性入门
目标=一致性定义 · 一致性不变量 · 共享内存模型
缓存一致性入门
目标=一致性定义
06
总线监听协议基础
目标=MSI · MESI · MOESI状态机
总线监听协议基础
MSI
07
目录协议基础
目标=目录结构 · 目录编码 · 点对点互连
目录协议基础
目标=目录结构
08
RISC-V一致性协议规范
目标=RISC-V RVWMO内存模… · A扩展原子指令 · FENCE指令语义
RISC-V
一致性协议规范
09
RISC-V平台级一致性
目标=PLIC · CLINT · IOMMU
RISC-V
平台级一致性
10
缓存一致性协议设计流程
目标=需求分析 · 状态机设计 · 事务定义
缓存一致性协议设…
目标=需求分析
11
实战
目标=搭建RISC-V多核仿真环境 · Spike · GEM5
RISC-V
目标=搭建
12
实战
目标=实现简单MSI监听协议 · 总线仲裁 · 缓存控制器RTL设计
MSI
目标=实现简单
13
实战
目标=实现MESI协议与写回缓存 · 无效化 · 共享线
MESI
目标=实现
14
实战
目标=目录协议实现:目录缓存 · 共享者列表 · 目录一致性消息
目标=目录协议实…
目录缓存
15
实战
目标=RISC-V原子指令与LR/S… · 原子操作实现 · 内存序约束
RISC-V
LR/S
16
实战
目标=FENCE与内存屏障 · FENCE.I · 屏障组合
FENCE
目标=
17
实战
目标=DMA与IO一致性:IOMMU · 设备缓存 · 非一致DMA
DMA
IO
18
实战
目标=多核启动与缓存初始化:复位流程 · 缓存使能 · 一致性域配置
目标=多核启动
缓存初始化
19
性能建模与评估
目标=命中率 · 缺失代价 · AMAT
性能建模
评估
20
验证与调试
目标=形式验证 · 断言 · 覆盖率
验证
调试
21
常见问题一
目标=伪共享 · 缓存颠簸 · 一致性风暴
常见问题一
目标=伪共享
22
常见问题二
目标=内存序错误 · 原子操作失败 · FENCE误用
常见问题二
目标=内存序错误
23
常见问题三
目标=多级缓存包含性与排他性 · Victim缓存 · 非包含缓存一致性
常见问题三
目标=多级缓存包…
24
综合案例一
目标=Rocket Chip缓存一致… · L1/L2一致性
综合案例一
Rocket
25
综合案例二
目标=CVA6与OpenPiton一…
综合案例二
CVA6
26
综合案例三
目标=基于CHI或TileLink的…
综合案例三
CHI
27
综合提升一
目标=异构计算与加速器一致性:GPU · NPU · 自定义加速器缓存一致
综合提升一
GPU
28
综合提升二
目标=CXL与内存扩展对RISC-V…
综合提升二
CXL
29
综合提升三
目标=安全与一致性:缓存侧信道 · 隔离域 · 可信执行环境中的一致性
综合提升三
目标=安全
30
课程总结与项目答辩
目标=知识体系回顾 · 实战项目验收 · 扩展方向与论文阅读
课程总结
项目答辩
所属VIP或分类
同VIP:ARMv9性能调优与虚拟化支持实战工程
同VIP:FPGA验证与调试RISC-V微架构时序优化实战工程
同VIP:RISC-V向量与性能优化工程