VIP19
本课程属于：045-RISC-V系统软件与特权架构 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA验证与调试RISC-V微架构时序优化实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=FPGA验证与调试RISC-V… · 核心概念 · 整体框架与实战工程概览
课程导入FPGA
02
RISC-V指令集与微架构基础
目标=RV32I/RV64I指令格式 · 流水线五级结构 · 数据通路与控制信号
RISC-V指令集
03
FPGA开发流程与工具链
目标=Vivado/Quartus工… · 综合 · 实现
FPGA开发流程
04
时序分析基础
目标=建立时间 · 保持时间 · 时钟偏斜
时序分析基础目标=建立时间
05
RISC-V微架构关键路径识别
目标=取指 · 译码 · 执行
RISC-V微架构关键路径识…
06
流水线冒险与时序影响
目标=数据冒险 · 控制冒险 · 结构冒险对时序的影响
流水线冒险时序影响
07
时序约束编写实战
目标=时钟约束 · 输入输出延迟 · 多周期路径
时序约束编写实战目标=时钟约束
08
综合与实现策略优化
目标=综合选项 · 寄存器复制 · 资源共享
综合实现策略优化
09
RISC-V微架构时序优化技术
目标=关键路径拆分 · 插入流水线寄存器 · 逻辑重组
RISC-V微架构时序优化技…
10
验证方法学与测试平台
目标=定向测试 · 随机测试 · 形式验证
验证方法学测试平台
11
调试技术与波形分析
目标=ILA触发条件设置 · 波形抓取 · 信号观测
调试技术波形分析
12
常见时序违例与修复案例
目标=建立时间违例 · 保持时间违例 · 跨时钟域违例
常见时序违例修复案例
13
时钟域交叉与异步处理
目标=多时钟域设计 · 同步器 · 异步FIFO
时钟域交叉异步处理
14
低功耗与时序权衡
目标=时钟门控 · 电源门控 · 多电压域对时序的影响
低功耗时序权衡
15
RISC-V微架构性能评估
目标=CPI · IPC · 频率
RISC-V微架构性能评估
16
实战工程一
目标=搭建RISC-V最小系统并完成…
实战工程一RISC-V
17
实战工程二
目标=对五级流水线RISC-V核进行…
实战工程二RISC-V
18
实战工程三
目标=通过流水线切割与逻辑优化提升R…
实战工程三目标=通过流水线…
19
实战工程四
目标=修复跨时钟域违例并验证异步接口…
实战工程四目标=修复跨时钟…
20
实战工程五
目标=使用ILA与VIO调试RISC…
实战工程五ILA
21
实战工程六
目标=运行RISC-V合规性测试并分…
实战工程六RISC-V
22
实战工程七
目标=优化分支预测与前递逻辑以改善时…
实战工程七目标=优化分支预…
23
实战工程八
目标=对存储子系统（Cache/MM…
实战工程八Cache/MM
24
实战工程九
目标=多核RISC-V系统时序挑战与…
实战工程九RISC-V
25
常见问题与陷阱
目标=约束遗漏 · 亚稳态 · 复位时序
常见问题陷阱
26
高级时序优化技术
目标=寄存器重定时 · 流水线平衡 · 逻辑复制
高级时序优化技术目标=寄存器重定…
27
形式验证与时序验证
目标=等价性检查 · 属性检查 · 时序断言
形式验证时序验证
28
综合项目
目标=从RTL到比特流的完整RISC…
综合项目RTL
29
课程总结与知识体系梳理
目标=核心方法 · 工具链 · 最佳实践
课程总结知识体系梳理
30
扩展与进阶
目标=RISC-V扩展指令集 · 乱序执行 · 超标量
扩展进阶