VIP19
本课程属于：045-RISC-V系统软件与特权架构 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V微架构开发调试方法与时序实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=RISC-V微架构开发调试方法… · 核心概念 · 整体框架与工程实践路线
课程导入RISC-V
02
RISC-V指令集与微架构基础
目标=RV32I/RV64I指令格式 · 寄存器组织 · 流水线阶段划分
RISC-V指令集
03
RISC-V特权架构与异常中断
目标=机器模式 · 监督模式 · 用户模式
RISC-V特权架构
04
微架构开发环境搭建
目标=RISC-V工具链 · 仿真器 · FPGA开发板
微架构开发环境搭…RISC-V
05
RTL设计基础与编码规范
目标=Verilog/SystemV… · 时序逻辑与组合逻辑 · 复位策略
RTL设计基础
06
流水线微架构设计核心
目标=取指 · 译码 · 执行
流水线微架构设计…目标=取指
07
分支预测与指令预取
目标=静态分支预测 · 动态分支预测 · 分支目标缓冲
分支预测指令预取
08
缓存与存储层次
目标=I-Cache · D-Cache · 写回与写直达
缓存存储层次
09
总线与互连协议
目标=AXI · AHB · APB
总线互连协议
10
调试方法与调试架构
目标=JTAG调试 · RISC-V Debug Speci… · 调试模块
调试方法调试架构
11
仿真验证方法
目标=测试平台搭建 · 激励生成 · 参考模型
仿真验证方法目标=测试平台搭…
12
时序分析基础
目标=建立时间 · 保持时间 · 时钟偏斜
时序分析基础目标=建立时间
13
时序约束编写
目标=SDC约束 · 时钟定义 · 输入输出延迟
时序约束编写SDC
14
关键路径优化
目标=流水线切割 · 逻辑重组 · 寄存器复制
关键路径优化目标=流水线切割
15
时钟域交叉与异步处理
目标=多时钟域设计 · 同步器 · 异步FIFO
时钟域交叉异步处理
16
低功耗微架构设计
目标=时钟门控 · 电源门控 · 多电压域
低功耗微架构设计目标=时钟门控
17
FPGA原型验证
目标=综合 · 布局布线 · 时序报告解读
FPGA原型验证
18
流片前时序签核
目标=静态时序分析报告 · 串扰分析 · 压降分析
流片前时序签核目标=静态时序分…
19
案例实战一
目标=基于FPGA的RV32I五级流…
案例实战一FPGA
20
案例实战二
目标=添加指令缓存与分支预测模块并分…
案例实战二目标=添加指令缓…
21
案例实战三
目标=集成RISC-V调试模块实现断… · 单步与内存访问调试
案例实战三RISC-V
22
案例实战四
目标=使用形式验证与覆盖率驱动方法验…
案例实战四目标=使用形式验…
23
案例实战五
目标=多时钟域SoC中总线与外设的时…
案例实战五SoC
24
常见问题一
目标=流水线冒险导致的功能错误与调试…
常见问题一目标=流水线冒险…
25
常见问题二
目标=时序违例的根因分析与修复策略
常见问题二目标=时序违例的…
26
常见问题三
目标=调试模块无法连接或断点失效的排…
常见问题三目标=调试模块无…
27
常见问题四
目标=缓存一致性错误与存储访问异常的…
常见问题四目标=缓存一致性…
28
综合提升一
目标=微架构性能评估 · CPI计算 · 瓶颈分析与优化迭代
综合提升一目标=微架构性能…
29
综合提升二
目标=从RTL到GDSII的完整流程 · 团队协作与版本管理实践
综合提升二RTL
30
课程总结与展望
目标=知识体系回顾 · 工程能力自评 · RISC-V生态发展趋势与进阶学习路…
课程总结目标=知识体系回…