VIP19
本课程属于：045-RISC-V系统软件与特权架构 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V异常处理与特权系统开发

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=RISC-V异常处理与特权系统… · 核心概念 · 整体知识框架与实战路线图
课程导入RISC-V
02
RISC-V指令集基础
目标=RV32I/RV64I指令格式 · 寄存器约定 · CSR指令
RISC-V指令集基础
03
特权架构概览
目标=M/S/U三种特权模式 · 特权级切换 · CSR地址空间划分
特权架构概览M/S/U
04
异常与中断基础
目标=异常与中断的定义 · 同步与异步事件 · RISC-V异常编码表
异常断基础
05
陷阱入口与退出机制
目标=mtvec/stvec模式 · trap入口地址对齐 · mepc/sepc保存与恢复
陷阱入口退出机制
06
CSR寄存器详解
目标=mstatus · mie · mip
CSR寄存器详解
07
异常处理流程
目标=异常触发 · 硬件自动行为 · 软件保存上下文
异常处理流程目标=异常触发
08
中断处理流程
目标=外部中断 · 定时器中断 · 软件中断的触发路径
断处理流程目标=外部
09
机器模式异常处理实战
目标=编写M模式trap处理程序 · 处理ecall · 非法指令
机器模式异常处理…trap
10
监督模式异常处理
目标=S模式trap入口 · sstatus/sie/sip寄存器 · S模式异常委托与处理流程
监督模式异常处理trap
11
异常委托机制
目标=medeleg/mideleg… · M模式到S模式的异常与中断委托 · 委托后的处理路径与注意事项
异常委托机制medeleg/mide…
12
上下文保存与恢复
目标=trap帧结构设计 · 寄存器压栈与出栈 · 栈对齐
上下文保存恢复
13
时钟中断与定时器编程
目标=mtime/mtimecmp寄… · CLINT定时器中断配置 · 周期性中断调度与时间片管理
时钟定时器编程
14
外部中断与PLIC
目标=PLIC架构 · 中断源优先级 · 使能与阈值配置
PLIC外部
15
软件中断与IPI
目标=软件中断触发方式 · 多核间中断通信 · IPI在任务调度与同步中的应用
IPI软件
16
异常处理中的内存管理
目标=页表与地址翻译异常 · 缺页异常处理 · 页错误原因分析
异常处理内存管理
17
系统调用实现
目标=ecall参数传递约定 · 系统调用号分配 · 用户态到内核态切换
系统调用实现ecall
18
用户模式与特权切换
目标=U模式进入与退出 · 用户栈与内核栈切换 · 权限检查
用户模式特权切换
19
中断控制器与嵌套中断
目标=中断嵌套的硬件与软件支持 · 中断优先级抢占 · 嵌套中断的上下文保存与恢复
断控制器嵌套
20
调试与断点异常
目标=ebreak指令 · 调试模式 · 断点异常处理
调试断点异常
21
异常处理性能优化
目标=trap延迟分析 · CSR访问优化 · 中断向量化
异常处理性能优化trap
22
多核异常处理
目标=多核启动 · 每核trap处理 · 核间中断同步
多核异常处理目标=多核启动
23
安全与隔离
目标=PMP物理内存保护 · 异常处理中的安全边界 · 防止特权提升攻击
安全隔离
24
虚拟化扩展与异常
目标=H扩展概述 · 虚拟化异常 · VS模式trap
虚拟化扩展异常
25
常见问题与调试技巧
目标=trap不触发 · mepc错误 · CSR写入失败
常见问题调试技巧
26
综合实战一
目标=从零实现一个RISC-V异常处… · 支持M/S/U模式 · 异常委托
综合实战一RISC-V
27
综合实战二
目标=基于QEMU或FPGA开发板 · 实现定时器中断 · 外部中断与多任务调度的完整系统
综合实战二QEMU
28
综合实战三
目标=实现一个简易调试器 · 支持断点 · 单步
综合实战三目标=实现一个简…
29
综合实战四
目标=实现用户态程序加载与系统调用接… · 完成用户态异常处理与内核态服务分发
综合实战四目标=实现用户态…
30
课程总结与进阶
目标=知识体系回顾 · RISC-V特权规范演进 · 开源项目与社区资源
课程总结进阶