VIP19
本课程属于：045-RISC-V系统软件与特权架构 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V处理器内核微架构开发与FPGA验证调试实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与学习路径
目标=RISC-V处理器内核微架构开… · 知识地图 · 工具链与学习路线
课程导入学习路径
02
RISC-V指令集架构基础
目标=RV32I/RV64I核心指令 · 寄存器组织 · 寻址模式
RISC-V指令集架构基础
03
处理器微架构核心概念
目标=流水线 · 数据通路 · 控制单元
处理器微架构核心…目标=流水线
04
FPGA开发流程与工具链
目标=Vivado/Quartus工… · 综合 · 实现
FPGA开发流程
05
RISC-V内核总体微架构设计
目标=取指 · 译码 · 执行
RISC-V内核总体微架构设…
06
取指单元设计与实现
目标=PC生成 · 指令存储器接口 · 分支预测初步
取指单元设计实现
07
译码单元设计与实现
目标=指令字段解析 · 立即数生成 · 控制信号生成
译码单元设计实现
08
执行单元设计与实现
目标=ALU · 移位器 · 比较器
执行单元设计实现
09
访存单元设计与实现
目标=加载/存储指令处理 · 数据存储器接口 · 字节使能
访存单元设计实现
10
写回与寄存器堆
目标=写回通路 · 旁路网络 · 寄存器堆时序优化与写后读冒险的硬件解…
写回寄存器堆
11
流水线冒险与冲突处理
目标=结构冒险 · 数据冒险 · 控制冒险的检测与解决
流水线冒险冲突处理
12
异常与中断处理机制
目标=异常类型 · 优先级 · CSR操作
异常断处理机制
13
总线接口与SoC集成
目标=AXI4-Lite/AHB/A… · 存储器映射 · 外设挂载与地址译码
SoC总线接口
14
FPGA原型验证平台搭建
目标=开发板选型 · 时钟与复位电路 · UART/JTAG调试通道
FPGA原型验证平台搭建
15
仿真验证方法与Testbench
目标=Verilog/SystemV… · 指令级仿真 · 波形分析
Testbench仿真验证方法
16
形式验证与等价性检查
目标=属性检查 · 断言 · 形式化工具在RISC-V内核验证中的…
形式验证等价性检查
17
FPGA在线调试技术
目标=ILA/VIO/SignalT… · 触发条件设置 · 实时信号观测与波形捕获
FPGA线调试技术
18
性能分析与优化
目标=CPI计算 · 流水线瓶颈定位 · 分支预测优化
性能分析优化
19
低功耗与面积优化
目标=时钟门控 · 操作数隔离 · 资源共享
低功耗面积优化
20
RISC-V内核扩展实战
目标=M/A/F/D扩展 · 压缩指令 · 自定义指令与协处理器接口设计
RISC-V内核扩展实战
21
操作系统支持基础
目标=机器模式 · 监督模式 · 页表与MMU初步
操作系统支持基础目标=机器模式
22
综合案例一
目标=基于FPGA的RV32I五级流…
综合案例一FPGA
23
综合案例二
目标=带分支预测与数据前递的RV32…
综合案例二RV32
24
综合案例三
目标=中断与异常处理在FPGA上的实… · 结合UART输出验证
综合案例三FPGA
25
常见问题与调试技巧
目标=时序违例 · 亚稳态 · 复位问题
常见问题调试技巧
26
验证调试自动化
目标=脚本化仿真 · 回归测试 · CI/CD在FPGA验证中的实践
验证调试自动化目标=脚本化仿真
27
课程综合实战项目
目标=设计并验证一个可运行CoreM…
课程综合实战项目CoreM
28
项目评审与代码规范
目标=RTL编码风格 · 可综合子集 · 模块化设计
项目评审代码规范
29
前沿趋势与进阶方向
目标=多核RISC-V · 缓存一致性 · RISC-V Vector扩展
前沿趋势进阶方向
30
课程总结与能力评估
目标=知识体系回顾 · 实战技能自检 · 后续学习资源与职业发展建议
课程总结能力评估