📚 课程目录第2章 RISC-V架构基础

2. RISC-V架构基础

在裸机调试与故障定位中，真正决定“程序为什么跑飞、异常为什么进不去、寄存器为什么被覆盖”的，不是工具本身，而是对 RISC-V 架构基础的理解。RISC-V 的调试入口通常只有几个：PC、通用寄存器、CSR、异常原因寄存器以及内存映射。掌握这些对象的组织方式和变化规则，才能把“现象”还原成“原因”。本节围绕 RV32I/RV64I 指令集、寄存器组织、特权模式、CSR 与异常中断机制展开，并给出可直接用于裸机排障的观察路径。

一、RV32I/RV64I：最小可用指令集与调试可见性

RV32I 是 32 位基础整数指令集，RV64I 是其 64 位扩展。两者都采用定长 32 位指令编码（压缩指令除外），核心指令类别包括：

算术与逻辑：add、sub、and、or、xor、sll、srl、sra 等，用于数据运算。
移位与比较：slt、sltu 等，常用于条件判断。
加载与存储：lb、lh、lw、ld、sb、sh、sw、sd，是访问内存和外设寄存器的唯一通道。
分支与跳转：beq、bne、jal、jalr，决定控制流走向。
立即数与上位加载：lui、auipc、addi，用于构造常量和地址。

对调试而言，最关键的是：所有访存都必须经过 load/store 指令。因此当出现“写外设无效”或“读回值异常”时，应优先检查访存地址、位宽和权限，而不是怀疑编译器。RV64I 在 RV32I 基础上将寄存器宽度扩展到 64 位，并增加 ld/sd、addiw 等指令；若在 RV64 上误用 32 位访存访问 64 位外设寄存器，常会出现高 32 位丢失或地址错位。

二、寄存器组织：32 个通用寄存器与 ABI 约定

RISC-V 定义 32 个通用寄存器 x0～x31，其中 x0 恒为 0，写入被忽略。ABI 为它们分配了调用约定名称，裸机调试时这些名称直接对应“谁该保存、谁可能被破坏”。

寄存器	ABI 名	用途	调试关注点
x0	zero	常量 0	写入无效，可作基准
x1	ra	返回地址	函数返回跑飞首要检查
x2	sp	栈指针	栈溢出、对齐异常
x5～x7	t0～t2	临时寄存器	调用者保存，易被覆盖
x8	s0/fp	帧指针	栈回溯关键
x10～x17	a0～a7	参数/返回值	函数入口出口观察
x28～x31	t3～t6	临时寄存器	调用者保存

此外还有 PC 和 CSR。PC 指向当前指令，异常发生时硬件会把出错或中断点的 PC 保存到 mepc，把原因写入 mcause。因此“先看 mcause，再看 mepc，再看 mtval”是裸机异常定位的固定顺序。

三、特权模式与 CSR：从 M 模式到 U 模式的边界

RISC-V 特权架构定义了 M（Machine）、S（Supervisor）、U（User）三种模式。裸机程序通常从 M 模式启动，拥有最高权限，可访问全部 CSR 和外设。S 模式用于运行操作系统内核，U 模式用于用户程序。模式切换通过 ecall、mret、sret 以及异常/中断入口完成。

CSR 是控制与状态寄存器，按地址访问，常用读写指令为 csrr、csrw、csrs、csrc。调试中最常打交道的 CSR 包括：

mstatus：全局中断使能、当前/先前特权模式。
mie / mip：中断使能与挂起状态。
mtvec：异常/中断入口地址与模式。
mepc：异常返回地址。
mcause：异常或中断原因编码。
mtval：出错地址或指令信息。

  裸机异常定位黄金顺序：

读 mcause 判断是异常还是中断、具体编号；

读 mepc 定位出错指令地址；

读 mtval 获取访存地址或非法指令；

结合 mstatus 判断中断使能与特权模式；

最后回到通用寄存器和栈，确认数据现场。

四、异常与中断机制：入口、保存与返回

异常是同步事件，如非法指令、访存错误、ecall；中断是异步事件，如定时器、外部中断。两者共用 mtvec 入口。mtvec 的低两位决定模式：0 为直接模式，所有异常跳同一地址；1 为向量模式，不同中断跳不同基址加偏移。

典型 M 模式异常入口需要完成：保存现场、读取 mcause、分发处理、恢复现场、执行 mret。下面是一个最小入口骨架：

m_trap_entry:
    csrw mscratch, t0        # 借用 t0 暂存
    csrr t0, mcause          # 读取异常原因
    bltz t0, irq_handler     # 最高位为 1 表示中断
    j exception_handler      # 否则为同步异常

exception_handler:
    csrr t1, mepc            # 出错 PC
    csrr t2, mtval           # 出错地址/指令
    # 此处打印或断点观察 t0/t1/t2
    j trap_return

trap_return:
    csrr t0, mscratch
    mret                     # 返回 mepc 并恢复特权模式

常见误区：在异常入口中直接使用未保存的寄存器，导致现场被破坏；或忘记设置 mtvec 低两位模式，使向量中断被当作直接模式处理。另一个高频问题是 mstatus.MIE 未使能，导致中断永远不触发，而代码逻辑看起来完全正确。

五、场景复盘：一次“定时器中断不进入”的排查

某 RV32I 裸机工程配置了定时器，但中断服务函数始终不执行。按架构基础逐项检查：

读 mcause：始终为 0，说明没有异常或中断进入，问题不在入口分发。
读 mip：定时器挂起位为 1，说明外设已产生中断请求。
读 mie：对应中断使能位为 0，根因是中断源未在 CSR 层使能。
读 mstatus：MIE 为 1，全局使能正常。
修正 mie 后中断正常进入，mepc 指向被中断指令，返回后继续执行。

这个案例说明：外设使能、CSR 中断使能、全局中断使能是三层独立开关，任何一层未打开，中断都不会进入。裸机调试时不要只盯着外设寄存器，必须同时检查 mie、mip 和 mstatus。

综上，RV32I/RV64I 提供最小指令集，32 个通用寄存器与 ABI 约定决定现场保存策略，M/S/U 特权模式划分权限边界，CSR 是观察和控制异常中断的核心窗口。把 mcause、mepc、mtval、mstatus、mie、mip 这条观察链用熟，裸机故障定位就从“猜”变成了“查”。