1. 课程导入
欢迎进入《RISC-V 裸机外设开发工程》。这门课程不讨论操作系统之上的应用编程，而是把视角压到最底层：一颗 RISC-V 芯片上电后的第一条指令、第一个时钟、第一根引脚，以及你如何用代码让这些硬件资源真正“动起来”。裸机开发的核心不是写多少行代码，而是建立一套从芯片手册到可运行固件的完整映射能力。
一、学习目标：从“会写 C”到“能驱动硬件”
本课程结束时，你应当具备以下能力：能够阅读 RISC-V 芯片的存储器映射与中断控制器手册；能够独立编写启动文件、链接脚本和时钟初始化代码；能够使用轮询、中断和 DMA 三种方式驱动 GPIO、UART、SPI、I2C、定时器等常见外设；能够定位“程序不跑”“中断不进”“数据不对”三类典型问题。换句话说，目标不是记住某个寄存器的地址，而是掌握一套可迁移的裸机工程方法。
核心判断标准：给你一块新的 RISC-V 开发板，你能在半天内点亮 LED、打通串口、并让定时器中断稳定运行，而不是依赖现成例程逐行猜测。
二、核心概念：五个必须建立的心智模型
裸机外设开发中，很多困难并非来自代码本身，而是来自对底层模型理解不清。以下五个概念贯穿全课程：
- 存储器映射：外设寄存器被映射到统一地址空间，读写某个地址就是操作硬件，而不是访问内存。
- 时钟与复位：外设默认可能处于复位或断时钟状态，不先使能时钟，寄存器写入无效。
- 中断与异常：RISC-V 通过 CSR 和中断控制器管理事件，裸机中需要手动保存上下文、清除中断标志。
- 并发与竞态：主循环与中断服务程序共享变量时，必须考虑原子性和可见性。
- 时序与协议：SPI、I2C、UART 都有严格的电平、边沿和采样窗口要求，配置错误往往表现为“完全无数据”。
三、整体知识框架与工程实践路线
课程按照“先能跑，再能控，后能稳”的顺序组织。下图展示了从工具链到外设驱动的完整知识框架，也是后续 30 章的主线：
这张框架图不是章节标题的堆叠，而是实际工程中的依赖关系：没有启动文件和链接脚本，后面的外设代码根本无处运行；没有中断系统，定时器和串口只能靠轮询，效率低下；没有 DMA，高速数据采集会拖垮 CPU。每一层都建立在前一层之上。
四、典型场景：一个“串口无输出”的排查案例
初学者最常见的场景是：代码编译通过、下载成功，但串口助手没有任何输出。此时不要盲目改代码，而应按信号链逐段排查。下面是一段典型的 UART 初始化代码片段：
// 使能 UART 时钟
CLK->APB2EN |= (1 << 4);
// 配置波特率
UART0->BRR = 115200;
// 使能发送
UART0->CR |= (1 << 3);
// 发送一个字节
while (!(UART0->SR & (1 << 7)));
UART0->DR = 'A';排查顺序应当是：时钟是否使能 → 引脚复用是否正确 → 波特率是否匹配 → 发送使能位是否置位 → 状态位判断是否写反。很多“无输出”最终都落在时钟未使能或引脚复用未配置上，而不是 UART 本身。
经验提示：裸机调试优先使用“最小可运行系统”——只保留时钟、GPIO 和串口，去掉所有无关外设。能输出一个字符，再逐步加回功能，比一次性堆完代码再调试高效得多。
五、常见误区与复盘
| 误区 | 表现 | 正确做法 |
|---|---|---|
| 只改寄存器，不看手册 | 地址写错、位域理解偏差 | 先查存储器映射和寄存器定义，再写代码 |
| 忽略时钟与复位 | 寄存器写入无效，外设无反应 | 初始化第一步永远是使能时钟、释放复位 |
| 中断服务程序过长 | 系统卡顿、丢中断 | ISR 只做标志清除和数据搬运，复杂处理放主循环 |
| 共享变量不加保护 | 数据偶发错误，难以复现 | 使用原子操作或临界区保护 |
| 依赖例程不追根因 | 换芯片即失效 | 理解每个配置背后的硬件行为 |
复盘这些误区会发现，裸机开发的难点往往不在“写”，而在“读”和“验”：读手册、读时序图、读状态寄存器，验证时钟、验证引脚、验证数据。本课程后续每一章都会围绕一个具体外设，按照“原理—寄存器—代码—验证—排障”的节奏推进，帮助你把这套方法变成习惯。
重要提醒：裸机代码直接操作硬件，错误的寄存器配置可能导致引脚冲突、总线挂死甚至芯片异常发热。每次修改外设配置前，先确认时钟域、引脚复用和电气特性，再下载运行。
现在，你已经看到了这门课的全貌：从工具链和启动文件开始，经过内核与中断，进入基础外设，最终到达高速总线与 DMA。接下来，我们将从最基础的环境搭建和第一个可运行固件开始，把这张框架图一步步变成你手中的真实工程能力。