4. 分层架构设计原则

BSP，说白了就是硬件和操作系统之间的翻译官。我见过不少新手，上来就啃Linux内核，结果连板子都点不亮。为什么？因为BSP没写好。这一章，咱们就把BSP的底裤扒干净。

4.1 BSP的组成

一个完整的BSP，通常包含下面这几块。我习惯把它们分成“必选”和“可选”两类。

嗯，这里要注意：启动代码和时钟配置是BSP的命根子。这两块搞不定，后面的驱动全是空中楼阁。

4.2 启动代码

启动代码，就是CPU上电后执行的第一段程序。它干的事情很纯粹：把硬件拉到能跑C语言的状态。

一个典型的启动流程是这样的：

1. 设置堆栈指针：给C语言的函数调用准备栈空间。
2. 初始化异常向量表：告诉CPU，中断来了该跳到哪里去。
3. 搬运数据段：把Flash里的已初始化全局变量搬到RAM里。
4. 清零BSS段：把未初始化的全局变量清零。
5. 调用SystemInit：做板级初始化，比如配置时钟。
6. 跳转到main：把控制权交给应用层。

我习惯把启动代码写成汇编，因为这时候C运行时环境还没准备好。你想想看，连栈都没有，你怎么调用函数？

; 以ARM Cortex-M为例的启动代码片段
; 文件: startup.s

    .syntax unified
    .cpu cortex-m4
    .thumb

    .section .isr_vector, "a"
    .align 4
    .globl __isr_vector
__isr_vector:
    .word _estack              ; 栈顶地址
    .word Reset_Handler        ; 复位向量
    .word NMI_Handler          ; NMI
    .word HardFault_Handler    ; 硬错误
    ; ... 其他异常向量

    .section .text.Reset_Handler
    .thumb_func
    .globl Reset_Handler
Reset_Handler:
    ; 1. 设置栈指针（如果链接脚本没自动做）
    ldr sp, =_estack

    ; 2. 搬运.data段
    ldr r0, =_sdata
    ldr r1, =_edata
    ldr r2, =_sidata
    movs r3, #0
    b LoopCopyDataInit

CopyDataInit:
    ldr r4, [r2, r3]
    str r4, [r0, r3]
    adds r3, r3, #4

LoopCopyDataInit:
    adds r4, r0, r3
    cmp r4, r1
    bcc CopyDataInit

    ; 3. 清零.bss段
    ldr r0, =_sbss
    ldr r1, =_ebss
    movs r2, #0
    b LoopFillZerobss

FillZerobss:
    str r2, [r0]
    adds r0, r0, #4

LoopFillZerobss:
    cmp r0, r1
    bcc FillZerobss

    ; 4. 调用SystemInit
    bl SystemInit

    ; 5. 跳转到main
    bl main

    ; 死循环
    b .

4.3 时钟配置

时钟是嵌入式系统的脉搏。配置错了，外设要么跑飞，要么干脆不工作。

我一般把时钟配置分成三步走：

• 第一步：选源。用内部RC振荡器还是外部晶振？内部RC精度差，但上电就能用。外部晶振精度高，但需要起振时间。
• 第二步：锁相。通过PLL把低频时钟倍频到高频。这里要注意倍频系数和分频系数的搭配，不能超过芯片的最高频率。
• 第三步：分发。把系统时钟分给各个总线（AHB、APB1、APB2等）。不同总线有不同频率上限，别超了。

举个例子，STM32F4的时钟配置：

// 时钟配置示例
void SystemInit(void)
{
    // 1. 使能外部晶振
    RCC->CR |= RCC_CR_HSEON;
    while (!(RCC->CR & RCC_CR_HSERDY));

    // 2. 配置PLL
    // 输入: 8MHz HSE
    // 倍频: 336 (PLLM=8, PLLN=336)
    // 分频: 2 (PLLP=2) -> 168MHz
    RCC->PLLCFGR = (8 & RCC_PLLCFGR_PLLM_Msk) |
                   (336 << RCC_PLLCFGR_PLLN_Pos) |
                   (0 << RCC_PLLCFGR_PLLP_Pos) |
                   RCC_PLLCFGR_PLLSRC_HSE;

    // 3. 使能PLL
    RCC->CR |= RCC_CR_PLLON;
    while (!(RCC->CR & RCC_CR_PLLRDY));

    // 4. 配置AHB/APB分频
    // AHB = 168MHz, APB1 = 42MHz, APB2 = 84MHz
    RCC->CFGR = RCC_CFGR_HPRE_DIV1 |
                RCC_CFGR_PPRE1_DIV4 |
                RCC_CFGR_PPRE2_DIV2;

    // 5. 切换系统时钟到PLL
    RCC->CFGR |= RCC_CFGR_SW_PLL;
    while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL);
}

4.4 中断控制器初始化

中断控制器，说白了就是CPU的“秘书”。外设有事要报告，先打给秘书，秘书再决定要不要转给老板（CPU）。

以ARM Cortex-M的NVIC为例，初始化流程如下：

1. 设置优先级分组：决定抢占优先级和子优先级的位数分配。
2. 使能中断通道：告诉NVIC，这个外设的中断我关心。
3. 设置优先级：给每个中断分配一个优先级数值。
4. 全局使能中断：开总中断开关（CPSIE I）。

我建议把中断优先级分组放在SystemInit里做，因为一旦系统跑起来，再改分组可能会引发优先级反转。

// NVIC初始化示例
void NVIC_Init(void)
{
    // 1. 设置优先级分组：4位抢占优先级，0位子优先级
    NVIC_SetPriorityGrouping(3);  // 3对应4位抢占

    // 2. 使能USART1中断
    NVIC_EnableIRQ(USART1_IRQn);

    // 3. 设置USART1中断优先级为2
    NVIC_SetPriority(USART1_IRQn, 2);

    // 4. 全局使能中断
    __enable_irq();
}

4.5 BSP整体结构图

下面这张图，是我画给团队新人的。它把BSP的层次关系讲得很清楚。

从这张图你能看出来，BSP处于整个系统的中间层。它向下直接操作寄存器，向上给RTOS或应用层提供接口。我个人的经验是：BSP的接口设计，决定了后续开发的效率。接口定义得好，换芯片就像换衣服一样简单。

4.6 避坑指南

最后，我总结几个BSP开发中容易踩的坑：

• 堆栈大小设置不当：中断嵌套深了，栈溢出，程序跑飞。我建议在链接脚本里给中断栈留足余量，至少2KB起步。
• 时钟配置超频：为了性能把PLL倍频拉到极限，结果芯片发热严重，稳定性下降。记住：留20%的余量。
• 中断优先级配置混乱：多个中断共享优先级，导致优先级反转。我习惯用表格把每个中断的优先级列出来，贴在工位上。
• 忽视调试接口：BSP写好了，但没法调试。我建议至少留一个串口打印，关键时刻能救命。