3. 嵌入式USB系统架构
做USB接口设计，叠层和阻抗控制是绕不开的硬功夫。我见过不少工程师，原理图画得漂漂亮亮，结果板子打回来USB信号就是不通，或者偶尔掉线。查到最后，十有八九是叠层没规划好，阻抗跑偏了。
说白了，USB 2.0的D+/D-差分对，要求特性阻抗90Ω，允许±15%的偏差。这个指标看着宽松，实际做起来坑不少。今天我就把四层板和六层板的叠层方案、微带线与带状线的选择，以及如何稳稳地实现90Ω阻抗，一次性讲清楚。
核心要点：USB高速信号的阻抗控制，本质上是控制传输线的单位长度电感和电容。叠层结构决定了参考平面、介质厚度和线宽，这三者共同决定了最终阻抗。
3.1 四层板叠层方案：最实用的选择
对于大多数嵌入式USB设备，四层板是性价比最高的方案。我个人的习惯是，只要板子尺寸允许，优先用四层板。为什么？因为四层板能提供完整的参考平面，信号质量比双层板好太多了。
典型的四层板叠层结构如下：
| 层号 | 功能 | 厚度 (oz) | 介质材料 | 介电常数 (Er) |
|---|---|---|---|---|
| Top Layer | 信号层 (微带线) | 1 oz | FR-4 阻焊 | 3.5~4.2 |
| Prepreg | 介质层 | — | FR-4 (PP) | 4.2~4.5 |
| Layer 2 | GND 平面 | 1 oz | — | — |
| Core | 芯板 | — | FR-4 (Core) | 4.5 |
| Layer 3 | 电源平面 | 1 oz | — | — |
| Prepreg | 介质层 | — | FR-4 (PP) | 4.2~4.5 |
| Bottom Layer | 信号层 (微带线) | 1 oz | FR-4 阻焊 | 3.5~4.2 |
这里有个关键点：顶层和底层走USB差分线，参考平面分别是第二层（GND）和第三层（电源）。但要注意，电源平面在高频下必须与GND平面有良好的去耦，否则参考平面不连续，阻抗就会乱跳。
我的经验：四层板中，我建议把第二层全部铺GND，第三层走电源。USB差分线尽量走在顶层，因为顶层到GND平面的距离最短，阻抗控制最容易。如果必须走底层，确保底层下方有完整的参考平面，别让走线跨过电源分割区。
3.2 六层板叠层方案：给信号完整性上双保险
当板子密度高、信号种类多（比如同时有USB、DDR、以太网）时，四层板就不够用了。六层板能提供更多的参考平面和走线层，信号隔离更好。
我常用的六层板叠层方案：
| 层号 | 功能 | 说明 |
|---|---|---|
| Layer 1 | 信号层 (微带线) | 走高速信号，参考Layer 2 |
| Layer 2 | GND 平面 | 完整地平面，无分割 |
| Layer 3 | 信号层 (带状线) | 走敏感信号，上下都有参考平面 |
| Layer 4 | 电源平面 | 分割为不同电压域 |
| Layer 5 | GND 平面 | 完整地平面 |
| Layer 6 | 信号层 (微带线) | 走低速信号或辅助走线 |
这个方案的好处是：第三层是带状线结构，上下都有GND平面，屏蔽效果极好。USB差分线如果走第三层，EMI辐射会小很多。代价是加工成本高，而且阻抗计算更复杂。
注意：六层板中，如果USB走线在第三层（带状线），阻抗计算必须考虑上下两个参考平面的距离。很多时候，上下介质厚度不一致，会导致阻抗不对称。我曾经遇到过一块板子，上下介质厚度差了20%，结果差分阻抗直接偏到110Ω，USB 2.0 High-Speed模式根本跑不起来。
3.3 微带线与带状线：选哪个？
这个问题其实没有标准答案，要看你的具体场景。我简单对比一下：
| 特性 | 微带线 (Microstrip) | 带状线 (Stripline) |
|---|---|---|
| 结构 | 走线在表层，下方有参考平面 | 走线在内层，上下都有参考平面 |
| 阻抗控制 | 容易，受阻焊层影响 | 较难，受上下介质厚度影响 |
| EMI 辐射 | 较大，表层直接辐射 | 很小，被平面屏蔽 |
| 信号延迟 | 较快 (约140~160 ps/inch) | 较慢 (约170~190 ps/inch) |
| 加工成本 | 低 | 高 |
| 适用场景 | USB 2.0、短距离走线 | USB 3.0、长距离、高EMI要求 |
我个人习惯是：USB 2.0走微带线就够了，只要线长不超过10cm，EMI问题不大。但如果板子要通过FCC Class B认证，或者USB走线超过15cm，我会考虑把差分对埋到内层做带状线。
3.4 目标阻抗90Ω±15%的实现：手把手计算
好了，到了最核心的部分。怎么保证差分阻抗正好在90Ω附近？
影响差分阻抗的主要参数有三个：
- 线宽 (W)：越宽阻抗越低
- 线距 (S)：越近耦合越强，差分阻抗越低
- 介质厚度 (H)：到参考平面的距离，越厚阻抗越高
我常用的计算工具是Polar SI9000，但这里我直接给出一组经过验证的参数，适用于四层板FR-4材质：
| 参数 | 推荐值 | 说明 |
|---|---|---|
| 目标差分阻抗 | 90 Ω | USB 2.0/3.0 标准 |
| 单端阻抗 | 45 Ω | 差分对中每根线对地阻抗 |
| 线宽 (W) | 0.35 mm (约14 mil) | 1 oz铜厚，顶层微带线 |
| 线距 (S) | 0.15 mm (约6 mil) | 差分对边到边距离 |
| 介质厚度 (H) | 0.2 mm (约8 mil) | 顶层到GND平面距离 |
| 介电常数 (Er) | 4.3 | FR-4 典型值 |
用这些参数算出来的差分阻抗大约在88~92Ω之间，完全满足±15%的要求。但要注意，这只是理论值。实际板厂加工时，蚀刻、压合都会有偏差。
避坑指南：我曾经吃过一次亏。设计时按0.35mm线宽算好阻抗，结果板厂反馈说他们的工艺只能做到0.3mm线宽。我临时改了设计，但没重新计算阻抗，结果板子回来差分阻抗变成了105Ω。从那以后，我每次发板前都会把叠层结构和阻抗要求写进加工说明，让板厂确认。
3.5 知识体系：叠层与阻抗控制的核心逻辑
下面这张图总结了本章的核心逻辑，从叠层选择到阻抗实现，每一步都环环相扣。
3.6 实战建议：如何与板厂沟通
设计做得再好，如果板厂不理解你的意图，也是白搭。我总结了几条与板厂沟通的要点：
- 明确叠层结构：在加工说明中画出叠层图，标注每层厚度、铜厚、介质材料。
- 指定阻抗要求：直接写“差分阻抗90Ω±10%”，比写“±15%”更保险，因为板厂会有余量。
- 提供计算参数：把线宽、线距、介质厚度写清楚，让板厂用他们的工艺参数复核。
- 要求阻抗测试报告：让板厂提供TDR测试条的结果，确认实际阻抗。
小技巧：我每次发板都会在板边加一对阻抗测试条，和USB差分线完全一样的线宽线距。板厂切下来测TDR，结果一目了然。如果阻抗偏了，还能在下一版及时调整。
嗯，叠层和阻抗控制这块，说白了就是选对结构、算准参数、盯紧工艺。只要这三步做到位，90Ω差分阻抗稳稳的，USB信号再也不会掉链子。