3. BIOS 入口点与复位向量：CPU 复位后的第一条指令执行位置
当 x86 CPU 接收到 RESET 信号（上电或硬件复位）后，其内部逻辑会立即将指令指针（IP/EIP/RIP）和代码段寄存器（CS）设置为预定义的初始值，从而确定第一条指令的物理地址。这个地址被称为 复位向量（Reset Vector），是整个 BIOS 执行流程的起点。
3.1 CS:IP 的初始化值
CPU 复位后，CS 和 IP 的初始化方式因处理器模式（实模式 vs. 保护模式）而略有不同，但最终映射的物理地址始终是 0xFFFFFFF0（对于 32 位/64 位 x86 处理器）。
| 寄存器 | 复位值 | 说明 |
|---|---|---|
| CS（代码段选择子） | 0xF000 |
段选择子，但隐藏的段基址被初始化为 0xFFFF0000 |
| IP（指令指针） | 0xFFF0 |
偏移量 |
| 物理地址 | 0xFFFFFFF0 |
CS 基址 + IP = 0xFFFF0000 + 0xFFF0 |
关键点： 虽然 CS 的可见部分为
0xF000，但 CPU 内部使用的隐藏描述符缓存（Descriptor Cache）在复位时被强制加载为基址 0xFFFF0000，因此实际寻址范围位于 4GB 空间的顶端。
3.2 复位向量的物理位置
物理地址 0xFFFFFFF0 位于系统内存映射的 最高 16 字节（4GB - 16 字节处）。该地址通常映射到 BIOS ROM（只读存储器）的顶部区域，而不是 DRAM。CPU 在此处取指执行时，实际上是从 BIOS 芯片中读取指令。
为什么是 0xFFFFFFF0？ 这是为了兼容从 16 位到 64 位的所有 x86 处理器。该地址位于 4GB 地址空间的末端，确保复位后 CPU 能够立即访问到非易失性的固件代码，而不需要依赖已初始化的内存控制器。
3.3 第一条指令：跳转到 BIOS 入口
位于 0xFFFFFFF0 的指令通常是一条 远跳转（Far Jump） 或 远调用（Far Call），其目标地址指向 BIOS 真正的入口代码（通常位于 BIOS ROM 的低地址区域，如 0xF000:0xE05B 等）。
; 典型的复位向量代码（反汇编示例）
; 地址 0xFFFFFFF0:
; 跳转到 BIOS 入口点，同时重新加载 CS 基址
; 这条指令会刷新 CS 的隐藏描述符缓存，将基址从 0xFFFF0000 改为 0x000F0000
; 从而将执行流切换到 1MB 以下的传统 BIOS 区域
0xFFFFFFF0: EA 5B E0 00 F0 ; JMP FAR 0xF000:0xE05B执行这条跳转指令后，CPU 的 CS 基址被更新为 0x000F0000，IP 变为 0xE05B，物理地址变为 0x000FE05B。此时，CPU 正式进入 BIOS 的初始化代码区域，开始执行 POST 流程。
3.4 复位向量到 BIOS 入口的完整流程
下图展示了从 CPU 复位到第一条 BIOS 指令执行的关键路径：
3.5 复位向量与 BIOS 入口的关键差异
| 属性 | 复位向量 | BIOS 入口点 |
|---|---|---|
| 物理地址 | 0xFFFFFFF0 |
0x000FE05B（典型值） |
| 所在区域 | 4GB 地址空间顶端（BIOS ROM 顶部） | 传统 BIOS 区域（0x000F0000 - 0x000FFFFF） |
| 指令类型 | 远跳转指令（JMP FAR） | BIOS 初始化代码（POST 入口） |
| CS 基址 | 0xFFFF0000（隐藏描述符） |
0x000F0000（刷新后） |
| 执行模式 | 16 位实模式（初始状态） | 16 位实模式（延续） |
3.6 调试与验证方法
- 硬件调试器（ITP/JTAG）： 在 CPU 复位后立即捕获指令总线，观察
0xFFFFFFF0处的指令码。 - POST 卡/逻辑分析仪： 监测 LPC/eSPI 总线上的 BIOS 芯片片选信号，确认复位后第一个访问周期是否命中
0xFFFFFFF0。 - UEFI 固件日志： 在 SEC 阶段早期打印
SecCoreEntryPoint地址，验证跳转目标是否正确。 - QEMU/模拟器： 使用
-d in_asm参数跟踪复位后的第一条指令。
常见陷阱： 某些调试器在复位后可能无法立即显示正确的反汇编，因为 CPU 处于未定义状态。务必确认调试器已正确同步 CPU 的复位状态，并检查 CS 隐藏描述符的基址值。