1. SPI协议基础

1.1 SPI总线物理层概述

SPI（Serial Peripheral Interface，串行外设接口）是由Motorola公司推出的一种高速、全双工、同步的串行通信总线。在嵌入式Linux系统中，SPI广泛应用于传感器、ADC/DAC、LCD控制器、Flash存储器、无线收发模块等外设的通信。

SPI总线在物理层采用主从架构（Master-Slave），通常包含1个主设备（Master）和1个或多个从设备（Slave）。主设备负责产生时钟信号并控制片选信号，从设备被动响应。

1.2 四线制信号定义

标准SPI总线使用4根信号线，每根线的功能定义如下表所示：

1.3 四线制时序分析

SPI总线的一次完整数据传输过程如下：

1. 片选阶段：主设备将目标从设备的CS引脚拉低，选中该从设备。
2. 时钟启动：主设备开始产生SCLK时钟信号。
3. 数据移位：在每个时钟周期，主设备通过MOSI发送1位数据，同时从设备通过MISO发送1位数据，实现全双工传输。
4. 传输结束：主设备停止SCLK时钟，并将CS引脚拉高，释放从设备。

下图展示了SPI总线在模式0（CPOL=0, CPHA=0）下的典型时序波形：

1.4 时钟极性（CPOL）与相位（CPHA）详解

SPI协议定义了4种工作模式，由时钟极性（CPOL）和时钟相位（CPHA）两个参数组合决定。这两个参数决定了SCLK在空闲状态的电平以及数据采样/移位的边沿。

1.4.1 参数定义

1.4.2 四种模式对比

1.5 四种模式的时序对比SVG

1.6 多从设备连接拓扑

SPI总线支持多从设备连接，主要有两种拓扑结构：

&spi0 {
    status = "okay";
    pinctrl-names = "default";
    pinctrl-0 = <&pinctrl_spi0>;
    cs-gpios = <&gpio1 0 GPIO_ACTIVE_LOW>,
               <&gpio1 1 GPIO_ACTIVE_LOW>;

    flash@0 {
        compatible = "jedec,spi-nor";
        reg = <0>;           /* CS0 */
        spi-max-frequency = <50000000>;
        spi-cpol;             /* CPOL=1 */
        spi-cpha;             /* CPHA=1 */
    };

    sensor@1 {
        compatible = "vendor,spi-sensor";
        reg = <1>;           /* CS1 */
        spi-max-frequency = <10000000>;
        /* 默认模式0，不设置spi-cpol/spi-cpha */
    };
};

1.7 SPI与I²C总线对比

在嵌入式系统中，SPI和I²C是最常用的两种串行总线。下表从多个维度进行对比：