2. USB主机控制器基础

USB主机控制器是USB系统中负责管理总线事务、处理数据传输、维护设备状态的核心硬件模块。在电池供电设备中，主机控制器的架构选择与总线接口设计直接决定了DMA传输的功耗基线。本章将系统梳理OHCI、EHCI、xHCI三种主流主机控制器架构，并深入分析主机控制器与系统总线的接口机制。

2.1 USB主机控制器架构演进

USB主机控制器规范经历了三个主要阶段，分别对应不同的传输速率与功能需求。下表对比了三种架构的核心差异：

2.2 OHCI架构详解

OHCI由Compaq、Microsoft、National Semiconductor联合开发，是USB 1.1时代的主流架构。其核心设计理念是将控制逻辑尽可能交给软件，降低硬件复杂度。

2.3 EHCI架构与高速扩展

EHCI专为USB 2.0高速模式设计，引入了微帧（125μs）调度和异步列表，显著提升了传输效率。EHCI通常与OHCI/UHCI companion控制器配合，以支持全速/低速设备。

2.4 xHCI架构与低功耗设计

xHCI是当前USB主机控制器的标准架构，原生支持USB 3.x超高速，并通过协议层转换兼容USB 2.0/1.1设备。xHCI在低功耗设计方面有显著优势：

• 事件中断机制： 主机控制器仅在事件发生时产生中断，无周期性帧中断
• 门铃寄存器： 软件通过写门铃寄存器通知主机控制器处理新请求，避免轮询
• TRB环形缓冲区： 硬件自主管理传输描述符，减少软件干预
• 链路状态管理： 支持U0(活动)/U1(快速睡眠)/U2(深度睡眠)/U3(挂起)状态
• 功能暂停： 支持单个USB功能独立暂停，无需挂起整个设备

2.5 主机控制器与系统总线的接口

主机控制器通过系统总线与CPU、内存、DMA控制器通信。常见的总线接口包括：

2.6 主机控制器寄存器接口

主机控制器通过一组寄存器与软件交互。以下是xHCI关键寄存器的低功耗设计要点：

// xHCI 关键寄存器定义 (低功耗相关)
#define XHCI_CAPLENGTH   0x00    // 能力寄存器长度
#define XHCI_HCIVERSION  0x02    // 主机控制器接口版本
#define XHCI_USBCMD      0x20    // USB命令寄存器
#define XHCI_USBSTS      0x24    // USB状态寄存器
#define XHCI_PAGESIZE    0x28    // 页面大小寄存器
#define XHCI_DNCTRL      0x34    // 门铃控制寄存器
#define XHCI_CRCR        0x38    // 命令环控制寄存器
#define XHCI_DCBAAP      0x50    // 设备上下文基地址数组指针
#define XHCI_CONFIG      0x60    // 配置寄存器

// 低功耗相关位域
#define USBCMD_RUN        (1 << 0)   // 运行/停止
#define USBCMD_HCRST      (1 << 1)   // 主机控制器复位
#define USBCMD_INTE       (1 << 2)   // 中断使能
#define USBCMD_LWUPS      (1 << 6)   // 轻量级唤醒使能
#define USBCMD_CSS        (1 << 8)   // 保存状态
#define USBCMD_CRS        (1 << 9)   // 恢复状态

// 门铃寄存器偏移计算
#define XHCI_DOORBELL(dev_id, ep_id) \
    (0x400 + ((dev_id) * 4) + ((ep_id) & 0xFF))

2.7 主机控制器DMA传输路径

DMA传输路径决定了数据从USB设备到系统内存的流动方式。以下是xHCI的典型DMA传输路径：

1. 设备发起传输： USB设备通过总线发送数据包
2. 主机控制器接收： 主机控制器解析数据包，提取有效载荷
3. TRB查找： 主机控制器根据端点号查找对应的TRB环形缓冲区
4. DMA写入： 主机控制器通过系统总线将数据DMA写入系统内存中的缓冲区
5. 事件生成： 传输完成后，主机控制器在事件环中写入完成事件
6. 中断通知： 主机控制器产生中断，通知CPU处理完成事件

2.8 低功耗设计对比总结

下表从低功耗角度对比三种主机控制器架构的关键特性：