1. I2S协议基础

1.1 I2S总线定义

I2S（Inter-IC Sound，集成电路内置音频总线）是飞利浦公司（现恩智浦）于1986年制定的一种串行数字音频总线标准，专门用于连接数字音频设备（如编解码器、DSP、微控制器、数字功放等）之间的音频数据传输。I2S总线采用三线制同步串行接口，将时钟信号与数据信号分离，避免了时钟抖动对音频质量的影响。

I2S总线的核心设计理念是：时钟与数据分离，数据在时钟的边沿同步传输，左右声道数据在同一个数据线上分时传输，通过字选择信号区分声道。

I2S总线物理信号定义

1.2 飞利浦I2S标准时序

飞利浦I2S标准时序定义了数据与时钟、字选择信号之间的精确对齐关系。理解时序是驱动开发的基础，错误的时序配置会导致数据错位、声道反转或噪声。

时序核心规则

• WS变化领先于数据MSB一个BCLK周期： WS在数据MSB传输之前的一个BCLK周期发生跳变，接收端利用此特性进行声道同步。
• 数据在SCK下降沿锁存： 发送端在SCK上升沿更新数据，接收端在SCK下降沿采样数据（标准模式）。
• MSB优先传输： 每个声道的数据从最高有效位（MSB）开始发送，LSB在最后。
• 数据位宽可小于或等于声道槽位宽： 例如16位数据可以在32位槽位中传输，低位补0。

1.3 数据格式：16/24/32位

I2S协议支持多种数据位宽，常见的有16位、24位和32位。数据位宽决定了每个声道样本的精度，直接影响音频动态范围。驱动开发中需要正确配置MCU的I2S外设数据格式寄存器，使其与编解码器匹配。

数据格式存储示例（32位槽位）

// 16位数据左对齐到32位槽位（推荐）
uint32_t slot_32bit = (uint16_t)sample << 16;  // 高16位为有效数据，低16位补0

// 24位数据左对齐到32位槽位
uint32_t slot_32bit = (uint32_t)sample << 8;   // 高24位为有效数据，低8位补0

// 32位数据直接填充
uint32_t slot_32bit = sample;                    // 全32位有效

1.4 左右声道对齐方式

I2S协议中左右声道的区分由WS信号的电平决定。飞利浦标准规定：WS为高电平时传输左声道数据，WS为低电平时传输右声道数据（部分设备可能相反，需参考数据手册）。

除了飞利浦标准对齐方式，实际应用中还存在两种常见的变体：左对齐（Left-Justified）和右对齐（Right-Justified / I2S兼容）。驱动开发时必须明确编解码器使用的是哪种对齐模式。

1.5 驱动开发中的关键配置项

在XMC系列MCU的I2S外设驱动开发中，以下配置项直接决定I2S总线能否正确工作：

• 主从模式选择： MCU通常作为I2S主设备，产生SCK和WS时钟；也可配置为从设备接收外部时钟。
• 数据位宽： 配置为16位、24位或32位，需与编解码器严格一致。
• 槽位宽： 配置每个声道占用的BCLK周期数，通常为16、24或32。
• WS极性： 配置WS高电平对应左声道还是右声道。
• 数据对齐模式： 选择飞利浦标准、左对齐或右对齐。
• 时钟极性： 配置数据在SCK上升沿还是下降沿采样。