2. DMA引擎基础

2.1 DMA控制器工作原理

DMA（Direct Memory Access）控制器是嵌入式系统中负责在内存与外设之间、或内存与内存之间直接搬运数据的硬件引擎。CPU只需配置传输参数，DMA控制器便独立完成数据移动，从而将CPU从繁重的数据拷贝任务中解放出来，专注于音频算法与协议处理。

DMA控制器内部架构

一个典型的DMA控制器包含以下关键模块：

DMA传输基本流程

1. CPU配置DMA通道：设置源地址（内存缓冲区）、目的地址（外设FIFO）、传输宽度（8/16/32位）、burst大小。
2. CPU启动DMA：写控制寄存器使能通道，DMA控制器开始工作。
3. DMA请求总线：通过系统总线仲裁器获取总线控制权。
4. DMA执行传输：从源地址读取数据，写入目的地址，地址生成器自动更新指针。
5. 传输完成：计数器归零，状态寄存器置位，可选产生中断。
6. CPU响应中断：在中断服务程序中更新缓冲区指针或重新配置下一轮传输。

2.2 DMA传输模式：单次传输 vs 循环传输

在ALSA音频驱动中，DMA传输模式的选择直接影响音频流的连续性与中断频率。两种模式各有适用场景：

循环传输在ALSA中的实现

循环传输依赖DMA控制器的自动重载（auto-reload）能力。配置时需设置：

• 源地址：环形缓冲区的起始地址
• 目的地址：外设FIFO地址（固定不变）
• 传输长度：整个环形缓冲区大小（如period_size × period_count）
• 循环使能位：传输完成后自动重置地址和计数器

/* 循环传输配置示例（伪代码） */
dma_channel->src_addr     = (uint32_t)ring_buffer;
dma_channel->dst_addr     = (uint32_t)&i2s_regs->tx_fifo;
dma_channel->transfer_len = period_size * period_count;
dma_channel->ctrl         = DMA_CTRL_CIRCULAR | DMA_CTRL_INC_SRC;
dma_channel->burst_size   = 4;  /* 4 words per burst */

2.3 DMA描述符链

描述符链（Descriptor Chain）是DMA控制器的高级特性，允许将多个传输任务链接成链表，由硬件自动顺序执行。每个描述符包含下一次传输的配置信息，DMA完成当前传输后自动加载下一个描述符，无需CPU介入。

描述符结构

每个DMA描述符通常包含以下字段：

描述符链在ALSA中的应用

在音频驱动中，描述符链常用于实现多缓冲区乒乓操作：

• 描述符0：搬运缓冲区A → I2S FIFO，完成后产生中断
• 描述符1：搬运缓冲区B → I2S FIFO，完成后产生中断
• 描述符2：搬运缓冲区C → I2S FIFO，完成后产生中断
• 描述符3：搬运缓冲区D → I2S FIFO，完成后产生中断
• 回环：描述符3的next_desc指向描述符0，形成无限循环

/* 描述符链配置示例（伪代码） */
struct dma_descriptor desc[4];

/* 初始化描述符链 */
for (int i = 0; i < 4; i++) {
    desc[i].src_addr     = (uint32_t)&audio_buffers[i * PERIOD_SIZE];
    desc[i].dst_addr     = (uint32_t)&i2s_regs->tx_fifo;
    desc[i].transfer_len = PERIOD_SIZE;
    desc[i].ctrl_flags   = DMA_CTRL_INC_SRC | DMA_CTRL_INT_EN;
    desc[i].next_desc    = (uint32_t)&desc[(i + 1) % 4];  /* 循环链接 */
}

/* 启动DMA，从描述符0开始 */
dma_start_chain(&desc[0]);

2.4 三种传输模式对比总结