3. PHY芯片基础

PHY（Physical Layer，物理层）芯片是以太网通信中连接MAC层与物理介质的桥梁。在嵌入式Linux系统中，正确理解PHY芯片的功能及其与MAC之间的接口标准，是进行设备树配置和驱动适配的前提。本节将系统介绍PHY芯片的核心功能、三种主流MAC-PHY接口标准（MII、RMII、RGMII）的电气特性与时序差异。

3.1 PHY芯片的核心功能

PHY芯片位于OSI模型的物理层，负责将MAC层发出的数字信号转换为适合在双绞线、光纤等介质上传输的模拟信号，并执行反向转换。其主要功能模块包括：

3.2 MII/RMII/RGMII接口标准对比

MAC与PHY之间的数据接口标准决定了引脚数量、时钟频率、最大传输速率和PCB布局复杂度。三种主流接口的对比如下：

3.3 MII接口详解

MII是IEEE 802.3u定义的原始标准接口，提供4位并行数据总线。其信号组包括：

• 数据信号：TXD[3:0]（发送数据）、RXD[3:0]（接收数据）
• 时钟信号：TX_CLK（发送时钟，PHY提供）、RX_CLK（接收时钟，PHY提供）
• 控制信号：TX_EN（发送使能）、TX_ER（发送错误）、RX_DV（接收数据有效）、RX_ER（接收错误）、CRS（载波侦听）、COL（冲突检测）
• 管理信号：MDC（管理时钟）、MDIO（管理数据输入输出）

3.4 RMII接口详解

RMII（Reduced MII）由RMII联盟定义，旨在减少引脚数量以降低BOM成本和PCB面积。其核心设计思想是：

• 数据宽度减半：从4位减少到2位（TXD[1:0]、RXD[1:0]）
• 时钟统一：使用单一50MHz参考时钟（REF_CLK），由MAC或外部振荡器提供
• 控制信号简化：CRS和COL合并为CRS_DV信号

3.5 RGMII接口详解

RGMII（Reduced Gigabit MII）是千兆以太网的主流接口标准，由HP公司提出并标准化为IEEE 802.3z。其关键技术是DDR（Double Data Rate）采样：

• DDR技术：在时钟的上升沿和下降沿各传输一次数据，等效数据速率翻倍
• 数据宽度：4位（TXD[3:0]、RXD[3:0]），通过DDR实现8位等效传输
• 时钟频率：125MHz，DDR采样后等效250MHz数据速率
• 控制信号：TX_CTL（发送控制，包含TX_EN和TX_ER）、RX_CTL（接收控制，包含RX_DV和RX_ER）

3.6 接口时序与设备树配置要点

在设备树中，MAC节点通过 phy-mode 属性指定使用的接口标准。不同接口的时序约束和配置参数如下：

&mac {
    pinctrl-names = "default";
    pinctrl-0 = <&rgmii_pins>;
    phy-mode = "rgmii-id";
    phy-handle = <&phy0>;
    status = "okay";

    mdio {
        #address-cells = <1>;
        #size-cells = <0>;
        phy0: ethernet-phy@1 {
            reg = <1>;
            compatible = "ethernet-phy-ieee802.3-c22";
        };
    };
};

3.7 接口选择决策指南

在实际项目中选择MAC-PHY接口时，可参考以下决策流程：

1. 确定目标速率：1000Mbps必须选RGMII；100Mbps可选MII或RMII
2. 评估引脚预算：引脚紧张（如QFP封装SoC）优先RMII或RGMII
3. 考虑PCB层数：RMII走线少，适合2层板；RGMII需4层以上保证信号完整性
4. 检查SoC支持：确认MAC外设支持哪些phy-mode，查阅芯片手册
5. 时钟源可用性：RMII需要50MHz时钟源，RGMII需要125MHz时钟源